Адаптивный многоканальный коммутатор

 

Изобретение относится к радиоэлектронике , в частности к электронной коммутационной технике. Адаптивный многоканальный коммутатор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, таймер 3, элемент ИЛИ 17, в каждом канале D-триггер 6, ключевые элементы 4,5, источник 12 информации, анализатор 14 активности, накопитель 15 требований, преобразователь 16 кода. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 17/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

О

О

О (с (21) 4867003/21 (22) 26.07.90 (46) 07.03.93, Бюл. ЬЬ 9 (72) В.П.Гузь и Н.А.Алексашкин (56) Авторское свидетельство СССР

N 1179523, кл. Н 03 К 17/00, 1984, Белицкий В.И. и др. Телеметрия, MO

СССР, 1984, с.382.

Авторское свидетельство СССР

М 1674576, кл. Н 03 К 17/00, 1989. (54) АДАПТИВНЫЙ МНОГОКАНАЛЬНЫЙ

КО М МУТАТО Р

Изобретение относится к радиоэлектронике, в частности к электронной коммутационной технике, и может быть использовано в автоматических системах сбора информации.

Целью изобретения является расширение области использования за счет автоматического задания длительности коммутации каналов в соответствии с состоянием контролируемых процессов.

Цель достигается тем что многоканальный коммутатор, содержащий генератор тактовых импульсов, распределитель импульсов, таймер и в каждом канале первый, второй ключевые элементы и синхронный

О-триггер, выход которого, за исключением последнего, подключен к информационному входу D-триггера последующего канала, входы сброса D-триггеров соединены между собой, а также с первым входом таймера, синхронизирующие входы соединены между собой, с выходом таймера и входом распределителя импульсов, выход которого подключен к информационному входу Dтриггера первого канала и второму входу. Ж „1800606 A1 (57) Изобретение относится к радиоэлектронике, в частности к электронной коммутационной технике, Адаптивный многоканальный коммутатор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, таймер 3, элемент ИЛИ 17, в каждом канале

D-триггер 6, ключевые элементы 4,5, источник

12 информации, анализатор 14 активности, накопитель 15 требований, преобразователь

16 кода. 3 ил. таймера, третий вход которого соединен с выходом генератора тактовых импульсов, а группа четвертых входов подключена соответственно к выходам D-триггеров каналов и входам ключевых элементов соответствующих каналов, при этом второй вход первого ключевого элемента подключен к источнику информации своего канала, а выход — к информационной магистрали, введены в каждый канал анализатор активности, накопитель требований и преобразователь кода, при этом вход анализатора активности подключен к источнику информации своего канала, выход — к входу накопителя требований, вторые их входы подключены к выходу D-триггера своего канала, а выход накопителя требований подключен к второму входу второго ключевого элемента, выход которого через преобразователь кода подключен к соответствующему входу схемы ИЛИ, выход которой подключен к пятому входу таймера, группа шестых входов которого соответственно подключена к группе четвертых входов таймера, при этом первый вход таймера соединен с входом установки нуля устройства.

1800606

Проведенный патентный поиск показал отсутствие устройств со сходными отличительными признаками, что позволяет сделать вывод о соответствии предложенного технического решения критерию "существенные отличия".

Осуществление изобретения позволит обеспечить автоматическое задание длительности коммутации каналов в соответствии с состоянием контролируемых процессов, а значит, повысить оперативность контроля каналов и разгрузить эксплуатирующий устройство персонал.

На фиг.1 и 2 представлены функциональные схемы адаптивного многоканального коммутатора и таймера; на фиг, 3 — временные диаграммы работы устройства.

Адаптивный многоканальный коммута тор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, таймер 3 и в каждом канале первый 4, второй 5 ключевые элементы и синхронный D-триггер 6, выход которого, за исключением последнего, подключен к информационному входу

0-тригера последующего канала, причем входы сброса D-триггеров соединены между собой и с первым входом 7 таймера 3, синхронизирующие входы соединены между собой, с выходом 8 таймера 3 и входом распределителя 2 импульсов, выход которого подключен к информационному входу Dтриггера 6 первого канала и второму входу

9 таймер, третий вход 10 которого соединен с выходом генератора 1 тактовых импульсов, а группа четвертых входов 11 подключена соответственно к выходам D-триггеров каналов и входам ключевых элементов соответствующих каналов, при этом второй вход первого ключевого элемента 4 подключен к источнику 12 информации своего канала, а выход — к информационной магистрали 13.

В каждом канале содержится анализатор 14 активности, накопитель 15 требований и преобразователь 16 кода, при этом вход анализатора 14 активности подключен к источнику информации своего канала, выход— к входу накопителя 15 требований, вторые их входы подключены к выходу D-триггера 6 своего канала, а выход накопителя 15 требований подключен к второму входу второго ключевого элемента 5, выход которого через преобразователь 16 кода подключен к соответствующему входу элемента ИЛИ 17, выход которого подключен к пятому входу 18 таймера, группа шестых входов 19 которого соответственно подключена к группе четвертых входов 11 таймера, при этом первый вход 7 таймера соединен с входом 20 установки нуля устройства.

35 элемента ИЛИ 25, выход которого соединен

40 с входом сброса последнего 0-тригера 22, а

50

5

Таймер содержит группы элементов

ИЛИ 21 и D-триггеров 22, дешифратор 23, первый 24 и второй 25 элементы ИЛИ, элемент И 26, элемент 27 задержки, триггер 28 режима, а также группы регистров 29, элементов 30 задержки, элементов И 31 и ждущих мультивибраторов 32, входы которых соединены соответственно с четвертыми входами 11 таймера, а выходы — с первыми входами элементов И 31, вторые входы которых подключены к выходам соответствующих регистров 29, а одноименные разряды выходов элементов И 31 соединены с входами соответствующих элементов ИЛИ 21, выходы которых подключены к входу дешифратора 23 в соответствии с номерами разрядов на входах элементов ИЛИ 21. При этом шестые входы 19 таймера соединены с соответствующими входами сброса регистров 29 и через элементы 30 задержки с входами записи регистров 29, информационные входы которых соединены между собой и с пятым входом 18 таймера, третий вход 10 которого соединен с первым входом элемента И 26 и синхровходами Dтриггеров 22, выходы которых соединены с информационными входами последующих

D-триггеров, за исключением последнего, а их входы сброса, за исключением последнего, соединены между собой, с первым входом 7 таймера и с входом установки триггера 28 режима, вход сброса которого соединен с вторым входом 9 таймера, а выход — с вторым входом элемента И 26. Выход последнего соединен с входом первого элемента ИЛИ 24, выход которого подключен к выходу 8 таймера, а второй вход соединен с выходом последнего D-триггера и через элемент 27 задержки с первым входом второго второй вход — с первым входом 7 таймера, при это разряды выхода дешифратора 23 в порядке убывания номеров подключены к входам установки D-триггеров, кроме последнего, так что старший разряд выхода подключен к входу установки первого Dтриггера, а младший — к входу установки предпоследнего D-триггера.

Адаптивный многоканальный коммутатор работает следующим образом.

Началу опроса должна предшествовать подача на вход установки нуля устройства импульса сброса, который устанавливает в исходное состояние D-триггеры 6, D-триггеры 22, триггер 28 режима. На прямых выходах D-триггеров устанавливается низкий уровень напряжения, на выходе триггера 28 режима — высокий. При этом ключевые элементы 4 и 5 оказываются запертыми, и ис5 1800606 6 точники 12 информации отключены от ин= формационной магистрали 13.

Генератор 1 тактовых импульсов формирует последовательностьтактовых импульсов с периодом повторения Т. Сигналы тактовой частоты через элемент И 26, на втором входе которого высокий уровень напряжения, и первый элемент ИЛИ 24 поступают на синхронизирующие входы D-триггеров 6 и распределитель 2 импульсов, представляющий собой счетчик и выделяющий из последовательности входных импульсов каждый N-й импульс, где N — число источников информации. Сигнал, появившийся на выходе распределителя 2 импульсов, поступает на информационный вход D-триггера 6 первого канала, на синхронизирующем входе которого в этот момент присутствует сигнал с выхода 8 таймера 3. D-триггер 6 первого канала переключается и на его выходе устанавливается высокий уровень напряжения, который открывает ключевые элементы 4 и

5 этого канала. В результате источник 12 информации первого канала подключится к информационной магистрали 13. При этом

: ключевые элементы 4 и 5 остальных каналов, заперты, и опрос других источников 12 ин формации не производится.

Сигналы Я;() источников 12 информации подаются на входы анализаторов 14 активности, где анализируются их текущие характеристики и формируются сигналы (требования) U pj(ti) на изменение длитель ности коммутации каналов, Значения этих сигналов пропорциональны погрешностям отклонения сигналов, $ (с) от пРогРаммных значений Sopj(t) e1(т) = Я,()-Sopj(t)) или от зон уставок нормального поведения Sao(t))

B качестве требований U>p(t i) могут выступать непосредственно сигналы е j(t) и

gj(t) или результаты сравнения этих сигналов с допустимыми. сигналами Eд . Сформированные в информационных каналах требования Uzpj(ti) фиксируются в накопителе

15 требований в виде цифрового кода. Емкость накопителя требований может быть рассчитана на несколько требований (Белицкий B,È. и др. Телеметрия; МО СССР, 1984, с. 383) .

Цифровой код с выхода накопителя требований через ключевой элемент 5 поступает на преобразователь кода. Преобразователь кода формирует код числа К, задающего длительность коммутации канала, Необходимость иметь преобразователь кода в каждом канале определяется различием в характере контролируемых процессов, вследствие чего при одинаковом содержании накопителей требований нескольких каналов потребное увеличение длительности их коммутации может быть различным.

Код числа К через через элемент ИЛИ 17 по информационному входу 18 таймера поступает на информационный вход соответствующего регистра 29 памяти.

Передний фронт сигнала на выход

0триггера 6 первого канала по входу 19 таймера обнуляет регистр 29 памяти и через время т определяемое элементом 30 задержки, производит запись значения числа К в регистр 29 памяти (фиг.3), На диаграмме обозначены сигналы на входах (в том числе входах сброса и входах записи) и выходах элементов в соответствии с их цифровыми обозначениями.

Этим же фронтом осуществляется за20 пуск ждущего мультивибратора 32, время задержки срабатывания которого т долж1 но быть т - т . Ждущий мультивибратор 32 формирует импульс, открывающий соответствующий элемент И 31. Так как I-й разряд

25 входа дешифратора 23 соединен с выходом элемента ИЛИ 21, объединяющего i-e разряды выходов вторых элементов И 31, параллельный код числа К, записанного в регистре 29 первого канала, через элемент

30 И 31 и элементы ИЛИ 21 поступает на вход дешифратора 23.В соответствии со значением числа К, записанным в регистре 29 опрашиваемого канала, на определенном выходе дешифратора 23 формируется импульс, длительность которого зависит от параметров соответствующего ждущего мультивибратора 32. Этот импульс передним фронтом устанавливает в единичное состояние соответствующий D-триггер 22.

Число D-триггеров 22 определяется количе40 ством выходных разрядов дешифратора 23.

При этом старший разряд дешифратора 23, соответствующий Км>«, соединен с первым Dтриггером 22, а младший (:соответствующий

К=О) — с предпоследним D-триггером 22. Так как

45 в этот момент триггер 28 режима сигналом с выхода распределителя 2 импульсов установлен в нулевое состояние, следующий импульс тактовой частоты генератора тактовых импульсов не поступает через элементы И 26

50 и ИЛИ 24 на выход 8 таймера, а переключает соответствующий D-триггер 22, находящийся в единичном состоянии. Следующий тактовый импульс вызывает переключение следующего D-триггера 22. Процесс переключения этих триггеров повторяется до тех пор, пока не переключится последний Dтриггер 22, выход которого через элемент

1 ИЛИ 24 связан с выходом 8 таймера 3, Сигнал на выходе таймера своим передним

1800606

50 фронтом переключает D-триггеры 6 каналов, и начинается опрос источника информации следующего канала.

При этом задний фронт сигнала на выходе опрашивавшегося канала устанавливает в исходное состояние анализатор активности и накопитель требований этого канала (Белицкий В.И, и др. Телеметрия, MO 10

СССР, 1984, с. 386).

Значение числа К, записанного в регистр 29 канала, определяет выбор D-триггера 22, местоположение которого в 15 цепочке задает длительность опроса источника информации данного канала.

Элемент 27 задержки таймера обеспечивает установку последнего D-триггера 22 в нулевое состояние и формирование вы- 20 ходного импульса D-триггера 22, последнего в цепочке.

После того; как будет опрошен источник информации последнего канала, распределитель 2 импульсов формирует новый им- 25 пульс запуска для D-триггера 6 первого канала и процесс сбора информации повторяется.

По сравнению с прототипом предло- 30 женное устройство обеспечивает более высокую эффективность и оперативность в контроле каналов. Анализ текущих характеристик измеряемых процессов и автоматическое задание длительности коммутации каналов в соответствии с характером протекания процессов позволяет оперативно, без вмешательства обслуживающего персонала изменя ь обьем получаемой информации по аномальным параметрам, что особенно важно в нештатных ситуация, Устройство позволяет значительно снизить эмоциональные и психофизические нагрузки на операторов.

Формула изобретения

Адаптивный многоканальный коммутатор, содержащий генератор тактовых импульсов, распределитель импульсов, таймер и в каждом канале первый, второй ключевые элементы и синхронный D-триггер, выход которого за исключением последнего, подключен к информационному входу D-триггера последующего канала, входы сброса 0триггеров соединены между собой и с первым входом таймера, синхронизирующие входы соединены между собой, с выходом таймера и входом распределителя импульсов, выход

: которого подключен к информационному входу D-триггера, первого канала и второму входу таймера, третий вход которого соединен с выходом генератора тактовых импульсов, а группа четвертых входов подключена соответственно к выходам D триггеров каналов и входам ключевых элементов соответствующих каналов, при этом второй вход первого ключевого элемента подключен к источнику информации своего канала, а выход — к информационной магистрали, о т л и ч а ю щ ий с я тем, что, с целью расширения области использования за счет автоматического задания длительности коммутации каналов в соответствии с состоянием контролируемых процессов, в каждый канал устройства дополнительно введены анализатор активности, накопитель требований и преобразователь кода, при этом вход анализатора активности подключен к источнику информации своего канала, выход — к входу накопителя требований, вторые их входы подключены к выходу

0-триггера своего канала, а выход накопителя требований подключен к второму вход второго ключевого элемента, выход которого через преобразователь кода подключен к соответствующему входу элемента ИЛИ, выход которого подключен к пятому входу таймера, группа шестых входов которого соответственно подключена к группе четвертых входов таймера, при этом первый вход таймера соединен с входом установки нуля устройства.

1800606

1800606 йгх . (3

Редактор

Заказ 1173 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 ЬкЬ

8к,С6Р, 29

Составитель В.Гузь

Техред М.Моргентал Корректор Е.Папп