Устройство для контроля логических блоков

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования цифровых объектов. Цель изобретения - повышение достоверности контроля. Цель достигается за счет того, что использование в изобретении сигнатурного анализатора не только для анализа выходных последовательностей объекта контроля (О К), но и для формирования входных последовательностей для него позволяет отказаться от специального средства генерации тестовых последовательностей. Кроме того, при фиксированном числе входов ОК положительному исходу испытаний независимо от вида ОК всегда соответствует только одно значение сигнатуры, что повышает универсальность устройства и облегчает анализ результатов тестирования. Устройство содержит сигнатурный анализатор 2, дешифратор 4, блок 5 сравнения, генератор 3 эталонной последовательности , генератор 6 тактовых импульсов и элемент задержки 1. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 Е 11/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4850504/24 (22) 07,06,90 (46) 30.03,93, Бюл. N. 12 (72) В.О.Канцлер, С,Н.Фролов, В,Н.Горбатенко (56) Авторское свидетельство СССР

N 1218388, кл, G 06 F 11/26, 1986, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования цифровых объектов, Цель изобретения — повышение достоверности контроля. Цель достигается за счет того, что использование в изобретении сигнатурного анализатора не,, Ы,„1805471 Al только для анализа выходных последовательностей объекта контроля (ОК), но и для формирования входных последовательностей для него позволяет отказаться от специального средства генерации тестовых последовательностей, Кроме того, при фиксированном числе входов ОК положительному исходу испытаний независимо от вида ОК всегда соответствует только одно значение сигнатуры, что повышает универсальность устройства и облегчает анализ результатов тестирования. Устройство содержит сигнатурный анализатор 2. дешифратор 4, блок 5 сравнения. генератор 3 эталонной последовательности. генератор 6 тактовых импульсов и элемент задержки 1. 1 ил.

1805471

10

35

45

55

Изобретение относится к области вычислительной технике и может использоваться в системах тестового диагностирования цифровых объектов.

Цель изобретения — повышение достоверности контроля.

На чертеже показана функциональная схема устройства," которая содержит элемент задержки 1, сйгнатурный анализатор

2, генератор 3 эталонной последовательности, дешифратор 4, блок сравнения 5, генератор 6 тактовых импульсов, вход 7 пуска, На чертеже показан также контролируемый логический блок 8, Устройство работает следующим образом, Сигналом "Пуск" включают генератор тактовых импульсов 6, который по первому выходу выдает импульс сброса сигнатурного анализатора 2 начальной установки контролируемого логического блока 8 и генератора 3, Генератор 3 представляет собой, например, типовую схему на счетчике адреса и ПЗУ, Затем генератор тактовых импульсов 6 по второму выходу выдает серию импульсов, осуществляющих тактирование блоков 2, 3 и 8. Число тактовых импульсов в цикле полного перебора входных воздействий определяется числом входов и и равно 2".

Стимулирование несовместимых входов k блока 8 производится через дешифратор 4, исключающий одновременную подачу на них одинаковых стимулов. Для исправного блока 8 значение информационного бита. тестовой последовательности А всегда равно 1 в каждом такте контроля.

Элемент задержки 1 учитывает время установления переходных процессов блоков8,3и5.

По первому тактовому импульсу с выхода генератора 6 производится стимулирование блока 8 первым входным набором.

Одновременно из памяти генератора 3 вызывается первое m — разрядное слово, при этом для исправного блока 8 будут всегда и выполняться соотношения B j=C > где i=1-2 — номер такта контроля, j=1, m — номер сравниваемого разряда, Результат сравнения с выхода блока 5 подается на информационный вход 0 сигнатурного анализатора 2. Запись информации в первый разряд регистра блока 2 по входу

D производится с приходом синхросигнала на вход С и с учетом его задержки в блоке 8, При этом на выходах блока 2 будет сформирован 2-ой входной набор. По каждому следующему тактовому импульсу описанный цикл повторяется.

После окончания цикла контроля, т.к. после всех прохождений 2" тактовых импульсов, в сигнальном анализаторе 2 будет зафиксирована итоговая сигнатура, на основании сравнения которой с эталонной можно сделать вывод о техническом состоянии блока 8.

Формула изобретения

Устройство для контроля логических блоков, содержащее сигнатурный анализатор, генератортактовых импульсов, элемент задержки и дешифратор. причем вход пуска устройства соединен с входом пуска генератора тактовых импульсов. первый выход которого соединен с входом сброса сигнатурного анализатора и является первым выходом устройства для подключения к входу начальной установки контролируемого логического блока, группа выходов дешифратора образуют первую группу информационных выходов устройства для подключения к первой группе входов контролируемого логического блока, второй выход генератора тактовых импульсов соединен через элемент задержки с тактовым входом сигнатурного анализатора и является вторым выходом устройства для подключения к тактовому входу контролируемого логического блока, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля. оно дополнительно содержит генератор эталонной последовательности и блок сравнения, выход которого соединен с информационным входом сигнатурного анализатора, первая группа информационных выходов которого соединена с группой входов дешифратора, а вторая группа информационных выходов образует вторую группу информационных выходов устройства для подключения к второй группе информационных входов контролируемого логического блока. группа выходов генератора, эталонной последовательности соединена с первой группой входов блока сравнения, вторая группа входов которого является группой информационных входов устройства для подключения к группе выходов контролируемого логического блока, вход начальной установки и тактовый вход генератора эталонной последовател ьности подключены соответственно к первому и второму выходам генератора тактовых импульсов.