Устройство для приема дискретной информации

 

Использование: в электросвязи для приема дискретной информации, закодированной корректирующим кодом. Сущность изобретения: устройство для приема дискретной информации содержит декодер, сумматор по модулю 2, селектор, блок управления, выходной накопитель, первый и второй блоки памяти, элемент ИЛИ, элементы .НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 2И-ИЛИ, Цель - повышение достоверности приема дискретной информации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕ3+ЮЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ (21) 4954534/09 (22) 28,05.91 (46) 07.04.93. Бюл. 1Ф 13 (78) Р. А. Церелов, С. С. Белкания, В. Н, Анисимов и В. А. Суманеев (73) Р. А. Церелов (56) Авторское свидетельство СССР.

ЬЬ 680189, кл. Н 04 1 17/16, 1978. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к электросвязи и Может быть использовано при создании устройств для приема дискретной информации; .закодированной корректирующим кодом.

Цель изобретения — повышение достоверности приема дискретной информации.

На чертеже изображена принципиальная схема устройства для приема дискрет. ной информации, .

Устройство содержит; 1 — декодер; 2— сумматор по модулю два; 3 — селектор; 4— блок управления; 5 — выходной накопитель;

6 и 7 — блоки памяти; 8 — трехвходовый элемент ИЛИ; 9 и 12 — элементы НЕ; 10— элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; 11 — эле.мент 2И-ИЛИ.

Устройство для приема дискретной информации содержит декодер 1, первый вход которого соединен с первым входом сумма:тора по модулю два 2 и с первым выходом селектора 3, вход которого соединен с первым выходом декодера 1, второй выход котоРого соединен с первым входом блока

„„Ы2„, 1808170 АЗ

НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент

2И-ИЛИ, Цель — повышение достоверности приема дискретной информации. 1 ил.

° управления 4, первый выход которого соединен с первым входом выходного накопителя 5, второй вход которого соединен с выходом сумматора по модулю два 2 и с информационным входом первого блока памяти 6, управляющий вход которого соединен со вторым выходом блока управления 4, р третий выход которого соединен с управляющим входом второго блока памяти 7, а второй выход селектора 3 соединен со вто- © рым входом блока управления 4, элемент

ИЛИ 8, первый вход которого соединен с 4 четвертым выходом блока управления 4, О второй вход элемента ИЛИ 8 соединен с выходом второго блока памяти 7, ииформа-: )» ционный вход которого соединен с третьим входом элемента ИЛИ 8 и через первый эле мент НЕ 9 с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, первый вход которого соединен с первым входом элемента 2ИИЛИ 11 и является информационным входом устройства, второй вход элемента г

2И-ИЛИ 11 через второй элемент НЕ 12 соединен с выходом элемента ИЛИ 8, который

1808170 соед анен с третьим входом элемента 2ИИЛИ 11, четвертый вход которого соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ,,ч

ИЛ И 10 с выходом первого блока памяти".

6, в выход элемента 2И-ИЛИ 11 соединен со вторыми входами декодера и сумматора по модулю два.

Устройство работает следующим образом, Кодовые и-элементные комбинации поэлементно поступают на первые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и элемента

2И-ИЛИ 11. При этом сигналы на выходах блоков памяти 6 и 7 равны нулю, С выхода элемента 2И-ИЛИ 11 принимаемые кодовые комбинации также поэлементно поступают на вторые входы декодера 1 и сумматора по модулю 2, с выхода которого принимаемые кодовые комбинации также поэлементно поступают на информационный вход перво- 20 го блока памяти 6 и второй вход выходного накопителя 5.

В случае отсутствия или необнаружения ошибок элементы принятой кодовой комбинации поступают на выход выходного нако-,25 пителя 5, При обнаружении в принятой кодовой комбинации ошибки со второго выхода декодера 1 в блок управления 4 поступает сигнал единица и с выхода первого блока памяти 6 принятая кодовая комбинация через четвертый вход и выход элемента 2ИИЛИ 11 и второй вход сумматора по модулю два 2 поэлементно поступает на второй вход выходного накопителя 5, при этом селектор 35

3 выделяет импульсы для исправления в сумматоре по модулю два 2 искаженных элементов и устранения влияния исправленных разрядов на содержимое декодера

1. Если возникшая в кодовой комбинации 40 ошибка неисправляема, то со второго выхода селектора 3 в блок управления 4 поступает сигнал, под воздействием которого последний осуществляет блокировку выхода выходного накопителя 5, При этом эле- 45 менты комбинаций, следующих за принятой с ошибкой комбинацией, записываются в первом блоке памяти 6, а их признаки запоминаются в блоке управления 4, причем принятым без ошибки или с исправленными 50 ошибками кодовым комбинациям присваивается признак "0", а принятым с ошибкой — признак "1".

При повторном приеме сигналы на выходе второго блока памяти 7 и четвертом 5 -> выходе блока управления 4 равны нулю и на выход элемента 2И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемых поэлементно из первого блока памяти 6, если элементы принимаемых кодовых комбинаций и одноименные элементы соответствующих кодовых комбинаций, принятых при первом приеме, совпадают, в противном случае на выход элемента 2И-ИЛИ 11 поступают элементы кодовых комбинаций, принимаемых повторно. При этом результаты совпадений, которым на выходе первого элемента НЕ 9 соответствует сигнал единица, записываются во второй блок памяти 7, в котором формируется вектор совпадений, а в первый блок памяти 6 и выходной накопитель 5 будет принята кодовая комбинация со значениями совпавших элементов в разрядах, которым в векторе совпадений соответствуют единицы, и со значениями элементов, поступивших при повторном приеме в разрядах, которым в векторе совпадений соответствуют нули.

В случае отсутствия или исправления ошибок в первой кодовой комбинации, принятой при повторении, на выходах блока управления 4 образуются соответствующие сигналы, при которых в выходной накопитель 5 считываются либо элементы кодовых комбинаций, формируемых при повторном приеме, если одноименной кодовой комби-. нации при первом приеме в блоке управления 4 присвоен признак "1", либо элементы кодовых комбинаций, записанных в первыйблок памяти 6, если при первом приеме одноименной кодовой комбинации в блоке управления 4 присвоен признак "0", При этом в случае отсутствия или исправления в последней ошибок хранения элементы считанной из первого блока памяти 6 кодовой комбинации, поступают на выход выходного накопителя 5. B противном случае одноименная кодовая комбинация принимается повторно и при невозможности исправить ошибку в повторно принятой кодовой KoM" бинации в блоке управления 4 записывается признак "1" вместо записанного там признака "0".

В случае невозможности исправить ошибку в первой кодовой комбинации, принятой п ри повторении, выход выходного накопителя 5 блокируется вновь, следующие комбинации принимаются повторно. При этом их признаки запоминаются в блоке управления 4 вместо записанных там после предыдущего приема, При приеме комбинации в третий раз блокировка выхода выходного накопителя 5 не производится, причем на выход элемента

2И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемых поэлементно из первого блока памяти 6, если в одноимен.ных разрядах соответствующего вектора совпадения записаны единицы или совпадают элементы принимаемых кодовых ком1808170

Составитель Р,Цер

Техред М.Моргентал

Редактор Л.Волкова

КоРРектоР С.Пекарь

Заказ 1402 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 бинаций с одноименными элементами соответствующих кодовых комбинаций, сформированных после предыдущих двух передач, В противном случае на выход элемента 2ИVllll 11 поступают элементы кодовых ком- 5 бинаций, поступающих при третьем приеме. При этом в первый блок памяти 6 и выходной накопитель 5 будет принята кодовая комбинация с поэлементно отмажоритированными элементами. В случае 10 отсутствия или исправления ошибок в сформированной таким образом кодовой комбинации элементы последней поступают на вход устройства. В противном случае цикл блокировки начинается сначала и прием 15 комбинаций повторяется вновь.

Формула изобретения.

Устройство для приема дискретной информации. содержащее декодер, первый вход которого соединен с первым входом 20 суМматора по модулю два и с первым выходоМ селектора, вход которого соединен с первым выходом декодера, второй выход котОрого соединен с первым входом блока управления, первый выход которого соеди- 25 нен с первым входом выходного накопителя, второй вход которого соединен с выходом сумматора по модулю два и инфор- мационным входом первого блока памяти, . управляющий вход которого соединен со вторым выходом блока управления, третий выход которого соединен с управляющим входом второго блока памяти, а второй выход селектора соединен с вторым входом блока управления, а также элемент ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности приема дискретной информации, введены элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,, элемент2ИИЛИ, при этом первыйвход элемента ИЛИ соединен с четвертым выходом блока управления, второй вход элемента ИЛИ соединен с выходом второго блока памяти, информационный вход которого соединен с третьим входом элемента ИЛИ и через первый элемент НŠ— с выходом элемента ИСКЛЮЧА-

ЮЩЕЕ ИЛИ, первый вход которого соединен с первым входом элемента 2ИИЛИ и является информационным входом устройства, второй вход элемента 2И-ИЛИ через второй элемент НЕ соединен с выходом элемента ИЛИ, который соединен с третьим входом элемента 2И-ИЛИ, четвертый вход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом первого блока памяти, а выход элемента 2И-ИЛИ соединен с вторыми входами декодера и сумматора по модулю два.