Триггерное устройство

 

Изобретение относится к импульсной технике и позволяет упростить схему по сравнению с прототипом. Триггерное устройство содержит RS-триггер 1, первый 2, второй 3 и третий 4 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 5 и второй 6 элементы памяти на магнитных сердечниках с прямоугольной петлей гистеризиса, первый 7 и второй 8 диоды, резисторы 9 и 10, конденсатор 11 и входную шину 12. Входы обмоток считывания первого 5 и второго 6 элементов памяти соединены с общей шиной, а входы обмоток записи - с выходами соответственно первого 2 и второго 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Входы установки и сброса RS-триггера 1 соединены с анодами соответственно первого 7 и второго 8 диода, а прямой выход - с одним из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, другой вход которого подключен к входной шине 12. Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 через резистор 9 соединен со своим вторым входом, который через конденсатор 11 соединен с общей шиной. Выходы обмоток считывания первого 5 и второго 6 элементов памяти соединены с анодами соответственно первого 7 и второго 8 диодов, а выходы обмоток записи через резистор 10 соединены между собой. Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 соединены с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, а второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и к катодам диода 7 и 8. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. Цель изобретения упрощение схемы. На чертеже приведена схема триггерного устройства. Триггерное устройство содержит RC-триггер 1, первый 2, второй 3 и третий 4 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 5 и второй 6 элементы памяти на магнитных сердечниках с ППГ, первый 7 и второй 8 диоды, резисторы 9 и 10, конденсатор 11, входную шину 12. Входы обмоток считывания первого 5 и второго 6 элементов памяти соединены с общей шиной, а входы обмоток записи с выходами соответственно первого 2 и второго 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Входы установки и сброса RS-триггера 1 соединены с анодами соответственно первого 7 и второго 8 диодов, а прямой выход с одним из выходов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, другой вход которого подключен к входной шине 12. Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 через резистор 9 соединен со своим вторым входом, который через конденсатор 11 соединен с общей шиной. Выходы обмоток считывания первого 5 и второго 6 элементов памяти соединены с анодами соответственно первого 7 и второго 8 диода, а выходы обмоток записи через резистор 10 соединены между собой. Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4 соединены с выходом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, а второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и к катодам диодов 7 и 8. RS-триггер 1 выполнен на микросхеме 564ТР2, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, 3, 4 на микросхеме 564ЛП2. В качестве магнитных сердечников элементов 5, 6 памяти использованы ленточные кольцевые сердечники типа зМЧ-3/2,5-60 де 4.804.005 ТУ. Число витков обмотки записи 300, число витков обмотки считывания 600. В качестве диодов 7, 8 использованы диоды типа 2Д 510А, в качестве резистора 10 резистор типа С2-33Н-0,125-5,1 кОм±5% в качестве резистора 9 резистор типа С-22-33Н-0,125-100 кОм±5% В качестве конденсатора 11 использован конденсатор типа К10-17с-а-Н50-3600 пФ-В. RS-триггер 1 может быть выполнен на микросхеме 564ТМ2.RS-триггер 1 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, 3, 4 могут быть выполнены на КМОП-микросхемах других серий, например серии 176. В качестве магнитных сердечников элементов 5, 6 памяти могут использоваться сердечники М2,5-3/2,5-45 де 4.804.004 ТУ, в качестве диодов 7,8 диоды 2Д 522Б, в качестве конденсатора 11 конденсаторы К10-47а, КМ и др. в качестве резисторов 9, 10 резисторы типа С2-23 и др. Триггерное устройство работает следующим образом. В исходном состоянии на шине 12 присутствует уровень логического "0", RS-триггер 1 находится в состоянии логического "0", на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, 3, 4 присутствует уровень логического "0". Обмотки записи элементов 5 и 6 памяти обесточены. На анодах диодов 7, 8 присутствует уровень логического "0" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, запрещающий формирование помех на входах установки и сброса RS-триггера 1. Сердечник элемента 5 памяти намагничен вправо, а сердечник элемента 6 памяти влево. При поступлении импульса положительной полярности на шину 12 устанавливается уровень логической "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 4. Диоды 7 и 8 смещаются в обратном направлении, разрешая формирование импульсов на входах установки и сброса RS-триггера 1. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 устанавливается уровень логического "0". При этом через обмотки записи элементов 5 и 6 памяти и резистор 10 начинает протекать ток в направлении с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 на выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3. Сердечники элементов 5 и 6 памяти начинают перемагничиваться. На выходе обмотки считывания элемента 6 памяти формируется импульс положительной полярности, который поступает на R-вход RS-триггера 1, подтверждая его исходное состояние. Нагрузкой обмотки считывания элемента 6 памяти в данном случае является высокое входное сопротивление RS-триггера 1, по R-входу, которое достаточно велико и не оказывает влияния на процесс перемагничивания сердечника элемента 6 памяти. На выходе обмотки считывания элемента 5 памяти формируется импульс отрицательной полярности, который поступает на S-вход RS-триггера 1 и ограничивается по амплитуде диодов входной защитной цепи, подключенным катодом к S-входу триггера 1, а анодом к общей шине. Нагрузкой считывания элемента 5 памяти в данном случае является сопротивление диода входной цепи микросхемы, которое много меньше входного сопротивления RS-триггера 1 по R-входу. Поэтому перемагничивание сердечника элемента 54 памяти во время перемагничивания сердечника элемента 6 памяти практически не происходит. После перемагничивания сердечника элемента 6 памяти уменьшается сопротивление его обмотки записи, что вызывает увеличение тока через обмотку записи элемента 5 памяти и его перемагничивание. После перемагничивания сердечника элемента 5 памяти ток в цепи обмоток записи ограничивается сопротивлением резистора 10. При этом сердечник элемента 5 памяти намагничен влево, а сердечник элементов 6 памяти вправо. При поступлении импульса положительной полярности на шину 12 одновременно с перемагничиванием сердечников элементов 5 и 6 памяти происходит заряд конденсатора 11 через резистор 9 уровнем логической "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2. По мере заряда конденсатора 11 увеличивается напряжение на соответствующем входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. После перемеганичивания сердечников элементов 5 и 6 памяти напряжение на конденсаторе 7 достигает порога срабатывания элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и на его выходе устанавливается уровень логического "0", что вызывает формирование уровня логической "1" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и обеспечивание обмоток записи элементов 5 и 6 памяти. Одновременно уровень логического "0" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 через диоды 7 и 8 соответственно поступает на выходы обмоток считывания элементов 5 и 6 памяти, запрещая формирование на входах установки и сброса RS-триггера 1 помех положительной полярности, которые возникают при обесточивании обмоток записи за счет неидеальности ППГ сердечников. При окончании импульса положительной полярности на шине 12 формируется уровень логического "0" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, что вызывает формирование уровня логической "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 3. При этом через обмотки записи элементов 5 и 6 памяти и резистор 10 начинает протекать ток в направлении с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 на выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, что вызывает перемагничивание сердечника элемента 5 памяти вправо и формирование на выходе его обмотки считывания сигнала положительной полярности, который поступает на S-вход RS-триггера 1, устанавливая его в состояние логической "1". Уровень логической "1" с выхода RS-триггера 1 устанавливает элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 в состояние логической "1", что вызывает установленные элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 в состояние логического "0", а элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 в состояние логической "1", обеспечивая обмотки записи элементов 5 и 6 памяти. Состояние конденсатора 11 и элемента 6 памяти за время переключения RS-триггера 1 в состояние логической "1" не изменяется. Переключение триггерного устройства в состояние логического "0" происходит аналогично. Таким образом, описание работы триггерного устройства подтверждает его нормальное функционирование. При этом за счет изменения способа запитки элементов памяти и способа управления их состоянием, а также за счет использования нелинейности входных характеристик интегральных схем, имеющих достаточно высокое входное сопротивление для сигналов, амплитуда которых лежит в диапазоне от нуля до уровня напряжения питания, и содержащих защитные диоды, подключенные катодом к входной цепи, а анодом к общей шине, из схемы исключены один логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и два двунаправленных ключа, а также два резистора и два конденсатора. Выигрыш пор количеству элементов схемы, обеспечивающих изменение состояния элементов памяти и RS-триггера, составляет около 47% Одновременно в заявляемом об объекте повышена помехоустойчивость по входу. Прототип переключается от помехи по входу, длительность которой превышает длительность положительных импульсов на выходах обмоток считывания элементов памяти. В заявленном объекте длительность входных импульсов должна превышать длительность импульсов формирователя на основе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, которая определяется постоянной времени RC-цепи, состоящей из резистора 9 и конденсатора 11, и при необходимости может быть увеличена. В противном случае импульс формирователя заканчивается по срезу входного импульса, повторного запуска формирователя не будет и переключения RS-триггера 1 не происходит. Для нормального функционирования заявляемого объекта длительность импульса формирователя должна превышать длительность отрицательных импульсов, формируемых на выходах обмоток считывания элементов памяти, которая больше длительности положительных импульсов на выходах обмоток считывания. Кроме того, в заявляемом объекте уменьшено потребление за счет того, что в прототипе формирователь импульсов запускается три раза при поступлении каждого входного импульса: один раз по фронту и два раза по срезу, формируя импульсы нормальной длительности для запитки обмоток записи элементов памяти. В заявленном объекте импульс нормальной длительности, достаточной для перемагничивания сердечника, формируется один раз по фронту входного импульса. Длительность импульса, формируемого по срезу входного импульса, определяется быстродействием микросхем и ее можно не учитывать. Следовательно, потребление в заявляемом объекте по сравнению с прототипом уменьшено практически в два раза. Необходимо отметить, что в данной оценке не учтена составляющая тока потребления прототипа, протекающая через его третий резистор. На предприятии изготовлен лабораторный макет заявляемого триггерного устройства на основе микросхем серии 564. Испытания макета показали его работоспособность в диапазоне температур от минус 40 до 50^oC. Испытания подтвердили осуществимость и практическую ценность заявляемого объекта. При этом длительность положительного импульса на выходе обмотки считывания 32 мкс, длительность импульса формирователя 215 270 мкс при напряжении питания 10 В. Импульсы формирователя имеют разную длительность при запуске от положительного и отрицательного перепада. Отсюда видно, что допустимая длительность помехи по входу для прототипа около 32 мкс, а для заявляемого объекта около 215 мкс. Следовательно, помехоустойчивость по входу повышена примерно в 7 раз.

Формула изобретения

Триггерное устройство, содержащее первый и второй элементы памяти на магнитных сердечниках с прямоугольной петлей гистерезиса, входы обмоток считывания которых соединены с общей шиной, а входы обмоток записи с выходами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, RS-триггер, входы установки и сброса которого соединены с анодами соответственно первого и второго диодов, а прямой выход с одним из входов первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которого подключен к входной шине, и два резистора, один из которых включен между входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого через конденсатор соединен с общей шиной, отличающееся тем, что, с целью упрощения, выходы обмоток считывания первого и второго элементов памяти соединены с анодами соответственно первого и второго диодов, а выходы обмоток записи через другой резистор соединены между собой, первые входы второго и третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а второй вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к выходу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к катодам диодов.