Устройство контроля алу

 

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных машин и других устройств вычислительной техники. Цель изобретения - уменьшение аппаратных затрат и расширение функциональных возможностей устройства за счет контроля как арифметических, так и логических операций . Цель достигается тем. что устройство содержит схему сравнения 21, сумматор 2, мультиплексор 16. сумматор 18, блок элементов И 3, блок элементов ИЛИ 14, сдвигатель 5, управляемые инверторы 6, 7, четыре мультиплексора 8, 15, 17, 19. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИС ГИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) "g@gg4

ИА7ЕЧ1-Н,;! с4Ж,Е " ." О 1-;,, ОПИСАНИЕ ИЗОБРЕТЕНИЯ! ъ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4884133/24 (22) 20.11.90 (46) 15.05.93. Бюл. М 18 (71) Таганрогский радиотехнический институт им.В.Д.Калмыкова (72) А.А.Середа, В.Ф.гузик, В.Е.Золотовский и P.B.Êîðoáêîâ (56) Авторское свидетельство СССР

М 1444783, кл. G 06 F 11/28,,1987.

Авторское свидетельство СССР

М 1451680, кл. G 06 F 7/50, 11/00, 1987, (54) УСТРОЙСТВО КОНТРОЛЯ АЛУ (57) Изобретение относится к вычислительной технике и может быть использовано при

Ж г

1815639 А1

: построении вычислительных машин и других устройств вычислительной техники.

Цель изобретения — уменьшение аппаратных затрат и расширение функциональных возможностей устройства за счет контроля как арифметических, так и логических операций. Цель достигается тем, что устройство содержит схему сравнения 21, сумматор 2, мультиплексор 16, сумматор 18, блок элементов И 3, блок элементов ИЛИ 14, сдвигатель 5, управляемые инверторы 6, 7, четыре мультиплексора 8, 15, 17, 19. 1 ил„1 табл. (/)

С

СО (Я

0 (л)

)О

1815639

2.Z=-X — Y-2" <Пвх

З,Z--Х 9У

Предлагаемое устройство относится к вычислительной технике и может быть использовано при построении вычислительных машин.

Цель изобретения — уменьшение аппаратурных затрат и расширение функциональных возможностей за счет контроля как арифметических.так и логических операций.

В устройстве контроль операций производится по следующим выражениям

4,Z=5,Z--X 8Y

6.z=-х v Y

7. Z =- R1(X), Zg =- Пвх

1. Сложение

X+Y-=X8, Y+X V Y

1,Z=-X+Y+ Ilвх

2. Вычитание

X-Y-2"=X+У=Х8 Y+X VY

3. Сумма по модулю два х®Y-=õ v Y ®x638, Y

4. Сумма по модулю два с инверсией

Х ДЛ = Х 9Y = х v У ®Х 8,7

5. Конъюнкция

Х 8Y=Xe Y ЕХ V Y

6. Дизъюнкция

Х VY=X 9Y ЮХ ЬY

7. Сдвиг R1(X) - R1(X) + R1(X) =- Х V X

На основании этих выражений получаем, что контроль производится всех операций без исключения. Причем проверка операций производится путем выполнения смежных операций.

Схема устройства изображена на чертеже, где 1 — арифметико-логическое устройство (AllY), 2 — управляемый сумматор, 3— группа элементов И, 4 — группа элементов

ИЛИ. 5 — сдвигатель, 6, 7 — управляемые инверторы, 8 — мультиплексор, 9, 10, 11, 12, 13 — входы устройства, 14- вход АЛУ, 15, 16, 17 — мультиплексоры, 18 — сумматор, 19— мультиплексор, 20 — вход устройства, 2 1— схема сравнения, 22 — выход устройства, 23+26 — входы устройства.

Устройство работает следующим образом: в АЛУ 1 реализуются следующие операции где n — разрядность операндов;

Пвх — перенос в младший разряд при

"" суммировании-вычитании;

Ri или вталкиваемый разряд при сдвиге.

Первые четыре операции реализуются в

-- управляемом сумматоре 2, в котором выполняются операции арифметическое сложение при наличии на управляющем входе 10 сигнала "0", или сложение по модулю два при наличии на входе 10 сигнала "1".

Операция суммирования реализуется путем подачи на вход 9 значения Х, на вход

11 значения Y на вход 13 значение Пвх, на управляющем входе 10 — "0", управляемый инвертор должен на вход сумматора 2 прямое значение У. для этого на вход 12 подается сигнал "0", на вход 26 — "00", в этом случае на выходе 14 по завершению переходных процессов появится значение суммы.

Операция вычитания .реализуется аналогично. с той лишь разницей, что на вход

12 подается сигнал "1", в этом случае на вход сумматора 2 поступит инверсное значение.

Третья операция реализуется в сумма40 торе 2, на управляющих входах должны присутствовать, 10 — "1", 12 — "0", 25 — "QO", Четвертая операция аналогична предыдущей с той лишь разницей, что на входе

12 — "1".

45 Пятая операция реализуется в блоке 3, На вход 9 устройства подается значение Х, на вход 11 значение 3, управляющие входы

12 — "0", 26 — "01".

Шестая операция реализуется в блоке 4.

>0 На вход 9 устройства подается значение Х, на вход 11 значение У, управляющие входы

12 — "0", 26 — "10".

Седьмая операция реализуется в блоке

5. На вход 9 поступает значение Х, на вход

55 13 значение вталкиваемого разряда, управляющие входы 26 -"11".

Описанное АЛУ содержит стандартный набор операций и не претендует на новизну, Целью изобретения является контроль

1815639 всех операций, выполняемых в АЛУ. Контроль правильности функционирования блоков АЛУ путем замещения операций, В основу функционирования устройства положены два тождества.

x + v = (x v v)+(X & Y) (1) х ® v = (х V v) Eb(X & Y) (2) на основе выражения (2) выводим выражение для контроля следующих операций. х ч v = (х S v) ®(Х & Y) (3) х 8 Y = (х EB Y) ®(X ч Y) (4)

Рассмотрим работу контролирующей части устройства. Она состоит из мультиплексоров 15, 16, 17, 19, управляемого сумматора 18 и схемы сравнения 21.

Контроль операции. сложения.

Слагаемые Х и Y поступают одновременно на входы сумматора 2, блоков 3 и 4, в результате чего формируются значения (Х +

Y + Ilex), (Х V Y), (X 8 Y). Значения (X Ч Y) и (X Ч Y) через мультиплексоры 15, 16 поступают на входы управляемого сумматора 18, через мультиплексор 19 поступает значение

П х. Управляемый сумматор 18 работает в режиме арифметического сумматора, на входе — 20 — "0". В схеме сравнения 21 производится сравнение результата сумматора 2, которое поступает на вход схемы сравнения 21, через мультиплексор 17. на вход 25 — "10". На второй вход схемы сравнения 21 поступает значение с выхода сумматора 18. при совпадении значений (X + Y

+ Пя)() и (X Ч Y) + (X 8 Y) + 8 x на выходе 22 появляется значение "0", в случае не совпадения значений появится значение "1". Таким образом для выполнения операции суммирования с контролем на входы устройства необходимо подать следующие сигналы; 9-X 11 У, 10 — "О", 12 — "О", 13 — Пвх.

20 — "0", 23 — "00". 24 — "01", 25 — "10", 26—

"00", 27 — "0".

Контроль операции вычитания.

Контроль производится аналогично.

Слагаемые Х и Y, Y поступают через управляемые инверторы 6 и 7, поступают на входы сумматора 2 и блоков 3 и 4. В результате чего на выходах этих блоков формируются значения (Х+7+ П,) — (X - У -2" + n„), (Х Ч Y),(Х 8 Y). Результаты с выходов блоков

4 и 3, через мультиплексоры 15 и 16 поступают на входы сумматора 18. В схеме сравнения 21 происходит сравнение значений

R1(X) + R1(X) + Р = Х = X 8i X где Рвт — значение выталкиваемого при сдвиге разряда, R1(X) — результат операции сдвига Х на один разряд вправо.

В сдвигателе производится сдвиг Х на один разряд с вталкиванием старшего разряда

П х, в сумматоре 18 производится сдвиг значения R1(X) на один разряд влево; путем удвоения результата на выходе блока 5, с добавлением в младший разряд Рвт, в результате на выходе сумматора 18 формируется значение Х, которое сравнивается в схеме сравнения 21 с результатом на выходе блока В при подаче на оба его входа значения X. Для реализации вышеизложенсумматоров 2 и 18. Для выполнения операции вычитания о контроле на входы устройства нужно подать следующие значения: 9—

Х, 11 — Y, 1, — "0", 12 — "1", 13 — П х, 23 — "00", 5 24 — "01", 25 — "10", 26 -"00", 27 — "0".

Контроль ог1ерации суммирование по модулю два. Контроль производится на основании выражения (2). Слагаемые Х и У поступают на входы сумматора 2, блоков 3

"0 и 4. Сумматоры 2 и 18 работают в режиме суммирования по модулю два. На входы сумматора 18 через мультиплексоры 15 и 16 поступают значения (Х V Y) и (X8 Y). Значения сумматоров 2 и 18 сравниваются в схеме

15 сравнения 21. На входах устройства: 9 — X, 11 — Y, 10- "1", 12 — "О", 13 -2, где Z — любое значение О, 1. 20 — "1", 23 — "00", 24 — "01", 25 — "10" ° 26 — "00", 27 — Н.

Контроль операции суммирование по модулю два с инверсией. Производится аналогично предыдущей операции. На входы сумматора 2 поступают значения Х и У, и в сумматоре формируется значение X ®У =

= Х Е5У. На входе устройства: 9 — Х, 11 — Y, 10 — "1", 12 — "1". 13 — Н, 20 — "1", 23 — "00", 24 — "01", 25 — "10"; 26 — "00".

Контроль операции логическое сложение.

Производится на основании выражения (3), На входах устройства: 9 — Х, 11 — Y, 10—

"14", 12 — "0", 13 — Н, 20 — "1",,23 — "00", 24 — "10", 25 — "00", 26 — "10".

Контроль операции логическое умноже35

Производится на основании выражения (4). На входах устройства: 9 — Х, 11 — 4, 10—

"1". 12 — "О", 13 — Н, 20 — "1", 23 — "01", 24—

"10", 25 — "01", 26 — "01".

40 Контроль операции сдвиг, Контроль производится на основе выражения

1815639

Значения входов-выходов устройства ного на входах устройства должны присутствовать следующие сигналы: 9 — Х, 11 — Х, 10 — Н, 12 — "0", 13 — Пвх, 20 — "0", 23 — "10", 24 — "00", 25 — "01", 26 -"11", 27 — "1".

На основании вышеизложенного значения входов-выходов устройства сведены в таблице.

Устройство может быть реализовано при серийном изготовлении БИС АЛУ, а также при изготовлении АЛУ на основе базоматричных кристаллов (БМК).

Сравним технические характеристики предлагаемого устройства и прототипа, Прототип позволяет. производить контроль арифметических операций. В предлагаемом устройстве можно производить контроль как арифметических,так и логических операций.

Формула изобретения

Устройство контроля АЛУ. содержащее схему сравнения, сумматор, три мультиплексора, причем выходы первого и второго мультиплексоров соединены соответственно с первым и вторым информационными входами сумматора, выход которого соединен с первым входом схемы сравнения, выход которой является выходом устройства, первый вход режима которого соединен с адресным входом третьего мультиплексора, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратных затрат и расширения функциональных возможностей путем контроля арифметических и логических операций, оно содержит четвертый мул ьтиплексор, информационные входы которого

5 соединены с входами устройства для подключения к выходам результатов соответственно арифметического сложения, диэъюнкции и конъюнкции контролируемого АЛУ, информационные входы третьего

"0 мультиплексора соединены соответственно с информационным входом устройства и входом устройства для подключения к выходу старшего разряда сдвига контролируемого АЛУ, выход третьего мультиплексора соединен с третьим информационным входом сумматора, управляющий вход-которого соединен с вторым входом режима устройства, с третьего по пятый входы режима устройства соединены с адресными входами соответственно второго, первого и четвертого мультиплексоров, информационные входы первого мультиплексора соединены с входами устройства для подключения к выходам результатов соответственно арифметического сложения, диэъюнкции и сдвига контролируемого АЛУ, информационные входы второго мультиплексора соединены с входами устройства

30 для подключения и выходам результатов соответственно конъюнкции, дизъюнкции и сдвига контролируемого АЛУ, выход четвертого мультиплексора соединен с вторым входом схемы сравнения.