Устройство сопряжения интерфейсов

 

Изобретение относится к вычислительной технике и может быть использовано для подключения периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам (например, персональной ЭВМ ЕС1840), имеющим выходной интерфейс стык С2. Цель изобретения - упрощение устройства. Для этого, в устройство , содержащее элементы приема и передачи информации, тактовый генератор распределитель импульсов, два регистра адреса и четыре регистра, введены два узла укорочения длительности импульса, два делителя числа импульсов, пять триггеров, элементы И-НЕ, элемент И, элемент ИЛИ- НЕ и узел начального сброса. 2 ил.

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЪСТВУ е»

° »

О

О зом! еаеаай (21) 4767969/24 (22) 08,12.89 (46) 23.05.93, Бюл. ¹ 19 (71) Научно-исследовательский институт

"Квант" (72) А.Н,Фойда и В,А.Гуляев (56) Патент США N 3587058, кл. G 06 F 3/00, 1971.

Заявка Японии ¹ 62 — 544, кл. G 06 F

13/12, 1987. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ ИНТЕРФЕЙСОВ (57) Изобретение относится к вычислительной технике и может быть использовано для

Изобретение относится к вычислительной технике и может быть использовано для подключения периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам (например, персональной ЭВМ ЕС1840), имеющим выходной интерфейс стык С2 (P — 232С). причем периферийное устройство и Э ВМ могут быть расположены на больших расстояниях друг от друга.

Цель изобретения — упрощение устройства.

Структурная схема устройства представлена на фиг.1: временная диаграмма— на фиг.2.

Устройство сопряжения (фиг.1) содержит элемент 1 приема, элемент 2 передачи информации, регистры адреса 3 и 4 интерфейса И41 (второго интерфейса). тактовый генератор 5, четыре регистра 6-9, причем регистр 7 имеет воэможность перевода вы Ы,„1817097 Al подключения периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам(например, персональной ЭВМ ЕС1840), имеющим выходной интерфейс стык С2. Цель изобретения — упрощение устройства. Для этого. в устройство, содержащее элементы приема и передачи информации, тактовый генератор распределитель импульсов, два регистра адреса и четыре регистра, введены два узла укорочения длительности импульса, два делителя числа импульсов, пять триггеров, элементы И-НЕ, элемент И, элемент ИЛИНЕ и узел начального сброса. 2 ил.

t ходов в третье состояние, распределитель

10 импульсов, узлы 11, 12 укорочения длительности импульса, делители 13, 14 числа импульсов, триггеры 1 5 — 19, элементы И вЂ” НЕ

20-24, узел 25 начального сброса, элемент

И 26, элемент ИЛИ-НЕ 27, линии 28 — 39 входов и выходов элементов устройства, регистр 40 и элементы И 41-44 распределителя импульсов, линии 45 и 46 выходов элементов устройства.

Устройство работает следующим обраПри включении питания на вход элемента И-HE 20 поступает с узла 25 отрицательный импульс и на выходе элемента И-НЕ 20 появляется высокий потенциал, устанавливающий регистры 3, 4, 7, 8 в "Оа и поступающий на вход элемента ИЛИ вЂ” НЕ 27, на выходе которого появляется низкий потенциал. Этот потенциал устанавливает триггер 16 и делители 13 и 14 в нулевое

1817097 состояние. В момент ТО (фиг.2) при приходе на вход 28 первого стартового импульса срабатывает узел 11, на выходе которого появляется отрицательный импульс, устанавливающий триггеры 15 и 16 в единичное состояние. Высокий потенциал с единичного плеча триггера 15 поступает на вход узла

12, На его выходе 29 появляется отрицательный импульс, который запускает распределитель 10 и вызывает на выходе элемента

И-НЕ 20 положительный импульс, Последний еще раз устанавливает в "0" регистры 3, 4, 7, 8, Высокий потенциал на выходе триггера 16 разрешает прохождение импульсов через элемент И 26. Делитель 13 начинает считать импульсы, После появления на выходе 30 делителя 13 в момент Т1 положительного импульса он поступает на входы триггера 17 и регистра 6 и по переднему фронту импульса в триггер 17 запоминается первый разряд принимаемого кода (прием стартового бита). Затем в момент Т2 появляется второй положительный импульс на выходе делителя 13, По переднему фронту этого импульса происходит прием следующего бита (первый информационный бит) в триггер 17 и перепись информации, которая до этого была в триггере 17, в младший разряд регистра 6, Таким образом, при появлении каждого следующего импульса на выходе делителя

13 следующий бит информации запоминается в триггере 17, а предыдущий переписывается в регистр 6 и сдвигается в нем на один разряд от младших разрядов к старшим. При появлении десятого импульса на выходе делителя 13 в регистре 6 будет находиться 8 бит информации (использован для передачи по интерфейсу стык С2 асинхронный режим работы с длиной слова 8 бит без контроля на четность — нечетность).

Пусть необходимо записать код 89 Н (буква Н указывает, что код шестнадцатиричный) в ячейку памяти периферийного устройства с адресом 0105Н. В этом случае в момент Т10 в регистре 6 будет находиться код 05Н. После окончания десятого импульса на выходе делителя 13 в момент Т11 появляется первый положительный импульс на выходе 31 делителя 14, который поступает на вход распределителя 10, имеющего входы 29, 31 и выходы 32 — 35, и íà его выходе

32 появляется положительный импульс, разрешающий прием кода 05 с выхода регистра

6 в регистр 3. Положительный импульс с выхода 31 делителя 14, пройдя через элемент ИЛИ-НЕ 27, устанавливает в "0" триггер 16 и делители 13 и 14, Затем в следующие моменты времени Т12 и Т21 стартовым импульсом, от которого срабатывает узел 11, устанавливается в "1" триггер 16 и запоминается последовательный К04 01Н, приходящий на вход 28 в регистр 6, а после окончания двадцатого импульса на выходе

5 делителя 14 в момент Т22 появляется второй положительный импульс, который поступает на вход распределителя 10, и на его выходе 33 появляется положительный импульс, разрешающий прием кода 01Н с вы"0 хода регистра 6 в регистр 4, Также положительный импульс с выхода делителя

14, пройдя через элемент 27, устанавливает в "0" триггер 16 и делители 13 и 14.

Аналогично в момент времени с Т23 по 15 Т32 запоминается последовательный код

89Н, приходящий на вход 28 в регистр 6, а после окончания тридцатого импульса на выходе делителя 13 в момент Т33 появляется третий положительный импульс на выхо20 де делителя 14, поступающий на вход распределителя 10, и íà его выходе 34 появляется положительный импульс, который разрешает прием кода 89Н с выхода регистра 6 в регистр 7, На выходах элементов

И вЂ” HE 21 — 24 в зависимости от выполняемой операции формируются управляющие сигналы 36 — 39, Затем аналогично в момент времени с Т34 по Т43 запоминается последовательный код 40Н, приходящий на

30 вход 28 в регистр 6. В четвертом байте передаются старшие разряды адреса и сигналы управления, После окончания сорокового импульса на выходе делителя 13 в момент Т44 появля35 ется четвертый положительный импульс на выходе делителя 14, который поступает на вход распределителя 10, и на его выходе 35 появляется положительный импульс, разрешающий прием кода 40Н с выхода регистра

40 6 в регистр 8, а также выдачу через элемент

23 управляющего сигнала записи, Таким образом, в момент Т44 на шину 52 будет выдан сигнал записи, на выходе элемента 23 появляется низкий потенциал, который перево45 дит выходы регистра 7 из третьего состояния в активное состояние, и данные

89Н будут записаны по адресу 0105Н периферийного устройства.

Если необходимо прочесть информацию, то в момент времени с Т34 по Т43 на вход 31 подается код 20Н, который запоминается в регистре 6. После окончания сорокового импульса на выходе делителя 13 в момент Т44 на выходе 38 распределителя 10 появляется положительный импульс, разрешающий прием кода 20Н с регистра 6 в регистр 8, и на выходе 40 элемента 22 появляется сигнал чтения, поступающий Hà периферийное устройство, и оно выставляет на шину данных данные. Кроме того, сигнал

1817097 устанавливает в "1" триггер 18, а также по- ным входом первого регистра. группа выхоступает на управляющий вход регистра 9, дов которого соединена с группами инфорразрешая прием параллельного кода в ре- - мационных входов второго и третьего гистр 9, регистров и первого и второго регистров

Воэможность прерывания хода про- 5 адреса, группы выходов первого и второго граммы при передаче или приеме кода на регистров адреса и группа выходов млад-. передающем конце линии не влияет на на- ших разрядов третьего регистра образуют дежность передачи информации и его при- группу адресных выходов устройства и соеема, так как триггер 16 запрещает диненысшинамиадресавторогоинтерфейпрохождение импульсов с генератора 5 в 10 са, группа выходов старших разрядов момент прерывания программы и синхрон- третьего регистра подключена к первым ность приема и передачи информации не входам второго, третьего и чет.".,ертого эленарушается. ментов И вЂ” НЕ, выходы которых образуют

На фиг.2 указан момент прерывания с группу выходов устройства для подключемомента Т22 и Т23, и, как видно, импульсы 15 ниякшинамуправляющихсигналоввторого на выходе делителя 13 не вырабатываются, интерфейса, выход первого узла укорочеНия так как триггер 16 находится в нулевом со- длительности импульса соединен с устаностоя нии. вочными входами первого и второго триггеКонтроль работоспособности устройст- ров, группа выходов распределителя ва осуществляется чтением содержимого 20 импульсов соединена с тактовыми входами одной из ячеек периферийного устройства, разрешения приема параллельного кода а затем происходит запись в эту ячейку on- первого и второго регистров адреса и второределенныхкодовипроверкаправильности го и третьего регистров, последний выход ихзаписи путемчтенияэтойячейки, В конце распределителя импульсов соединен с вхоконтроля осуществляется запись в эту ячей- 25 дом сброса первого триггера и с вторыми ку ее первоначального содержимого. входами второго — четвертого элементов И—

Ф о р м у л а и з о б р е т е н и я НЕ, выход узла начального сброса соединен

Устройство сопряжения интерфейсов, с первым входом первого элемента И-НЕ, содержащее элемент приема информации, выход старшего разряда четвертого региствход которого является входом устройства 30 расоединенсинформационным входомчетдля подключения к информационной линии вертого триггера, выход элемента ИЛИ вЂ” НЕ первого интерфейса, два регистра адреса, соединен с входами сброса первого и второ. тактовый генератор, четыре регистра, эле- го делителей числа импульсов и второго мент передачи информации, выход которо- триггера. единичный выход второго триггего является выходом устройства для 35 ра соединен с вторым входом первого элеподключениякинформационнойлиниипер- мента И, выход четвертого триггера вого интерфейса, и распределитель импуль- соединен с информационным входом пятосов, о т л и ч а ю щ е е с я тем, что, с целью го триггера, выход которого соединен с вхоупрощения устройства, в него введены два дом элемента передачи информации, узла укорочения длительности импульса, 40 второй тактовый вход второго делителя чисдва делителя числа импульсов, пять тригге- ла импульсов соединен с выходом тактового ров, элементы И-НЕ, элемент И, элемент генератора, выход первого элемента И вЂ” НЕ

ИЛИ вЂ” НЕ, узел начального сброса, причем соединен с входами сброса второго и третьвыход тактового генератора соединен с пер- его регистров, первого и второго регистров вым входом элемента И, выход которого со- 45 адреса, группа выходов второго регистра единен с синхровходом первого делителя соединена с группой информационных вхочисла импульсов, выход которого соединен дов четвертого регистра и образует группу с первым тактовым входом второго делите- выходов устройства для подключения к шипя числа импульсов и синхровходами треть- нам данных второго интерфейса, выход первого его, четвертого и пятоготриггеров и первого 50 триггера соединен через второй узел укорои четвертого регистров, выход второго дели- чения длительности импульса с вторым вхотеля числаимпульсовсоединен стактовым дом первого элемента И вЂ” НЕ и входом входом распределителя импульсов и пер- запуска распределителя импульсов, выход вым входом элемента ИЛИ вЂ” НЕ, вторым вхо- третьего элемента И вЂ” НЕ соединен с входом дом подключенного к выходу первого 55 управления приемапараллельногокодачетэлементаИ вЂ” НЕ,выходэлементаприемаин- вертого регистра и установочным входом формации соединен с входом первого узла четвертого триггера, выход четвертого элеукорочения длительности импульса и ин- мента И-НЕ соединен с входом перевода формационным входом третьего триггера, выходов второго регистра с третьего состовыход которого соединен с информацион- яния в активное состояние.

1817097

4пг 7

Д5 re 7М Я тЖ т49

n rs . п1 ПБ

Составитель В.Верлиб

Техред М.Моргентал Корректор Л.Ливринц

Редактор Т.Иванова

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 1723 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Устройство сопряжения интерфейсов Устройство сопряжения интерфейсов Устройство сопряжения интерфейсов Устройство сопряжения интерфейсов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и технике передачи данных и может быть использовано в распределительных вычислительных системах и сетях передачи данных кольцевой структуры

Изобретение относится к вычислительной технике и может быть использовано при построении многопроцессорных и многомашинных вычислительных систем с использованием общей памяти

Изобретение относится к вычислительной технике и может быть использовано в телефонии в распределенной микропроцессорной системе управления узла коммутации

Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных вычислительных систем для разрешения конфликтов при доступе к общему ресурсу

Изобретение относится к вычислительной технике, в частности к устройствам, обеспечивающим обмен информацией (данными ) между ЭВМ и пользователем, а также между различными ЭВМ в сетях передачи данных кольцевой структуры

Изобретение относится к области вычислительной техники и может быть использовано в локальных вычислительных сетях в качестве системы обмена данными между локальными станциями сети и системами (процессорами) высшего уровня каждой локальной станции, Цель изобретения - повышение оперативности обмена информацией

Изобретение относится к вычислительной технике и может быть использовано для управления доступом к локальному каналу микропроцессора абонента, процедура захвата (освобождения) .канала передачи у которого отличается от соответствующей процедуры микропроцессора

Изобретение относится к вычислительной технике и может быть использовано для управления доступом к локальному каналу микропроцессора абонента, процедура захвата (освобождения) .канала передачи у которого отличается от соответствующей процедуры микропроцессора

Изобретение относится к вычислительной технике и может быть использовано для испытаний мультиплексных последовательных каналов связи и их оконечных устройств

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах с общей магистралью, в многомашинных системах управления связью

Изобретение относится к области вычислительной техники и предназначено для построения коммутационных сетей вычислительных систем

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Модем // 2109332
Изобретение относится к области вычислительной техники и касается портативного интерфейсного блока или содема, который позволяет устанавливать временную двустороннюю связь между заключенной в корпус аппаратурой управления технологическим процессом и персональным компьютером общего назначения без использования электрического соединения между ними

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к устройствам для управления передачами данных через неспециализированную шину между запоминающим устройством или совокупностью внешних устройств (включая процессоры), как по отдельности, так и в совокупности, а более конкретно, к средствам, позволяющим разрешать конфликты на основе приоритетов между устройствами более эффективно, посредством исключения бесполезно отработавших циклов разрешения конфликтов и больших пакетных буферных устройств, и делать пропускную способность доступной для передачи данных

Изобретение относится к схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, более конкретно к электронным схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, обеспечивающей передачу информации даже при наличии ошибок в линии связи за счет дуплексной связи между диспетчерскими устройствами
Наверх