Сигнализатор совпадения фаз
Использование, изобретение относится к измерительной технике. Сущность изобретения: устройство содержит два компаратора , формирователь импульсов, два кодонаборных блока, два Ортриггера, генератор импульсо в, два суммирующих счегчика. сумматор-вычитатель, два блока индикаторов, постоянный запоминающий блок, синхронизатор, схему И. коммутационный сумматор, вычитающий счетчик. 6 ил.
СОК<В СОВЕТСКИХ
СОЦИЛЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ Г1ЛТЕН ГНОГ ВЕДОМСТВО СССР (ГОСПЛТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 ъ Ю Ь) И О (Я (2 1) 4877449/2 1 (22) 24.10.90 (46) 30.06.93. Бюл. N" 24 (71) Научно-производственное обьединение "Меридиан" (72) Е.С.Вальшонок (56) Авторское свидетельство СССР M 894600,кл. G 01 R 23/04, 1980. Авторское свидетельство СССР N 1515120. кл, G 01 R 25/00, 1988. (54) СИГНАЛИЗАТОР СГ)ВПАДЕНИЯ ФАЗ Изобретение относится к измеритель1 ой технике и может быть использовано в устройствах совмещения механических и электрических нулей датчиков фазовращательного типа, На фиг.1 приведена схема устройствапрототипа. На фиг 2 схема заявляемого устройства. На фиг.3 приведена диаграмма" работы устройства для блоков 1. 2, 3, 9, 11. На фиг.3a — опорное напряжение; 36— напряжение на выходе компаратора 2; Зв— напряжение на выходе формирователя 3; Зг — условный график. характеризующий линейно возрастающий код счетчика 9; Зд— сигнал точной эоны на выходе младшего разряда ПЗБ11; 3е-Зз — сигналы на выходах более старших разрядов ПЗБ!1, характеризующих более грубые зоны, Зи — измеряемое напряжение: Зк сигнал на выходе компаратора 1. На фиг,4 приведен пример реализации блока 4 0<-триггеров. „„5(U „„1824595 А1 (57) Использование: изобретение относится к измерительной технике. Сущность изобретения: устройство содержит два компаратора. формирователь им«ульсов, два кодонаборных блока, два 0<-триггера, генератор импульсов, два суммирующих счегчика, сумматор-вы«ита< ель. два блока индикаторов, постоянныи запоминающий блок, синхронизатор, схему И. коммутационный сумматор, вычитающии счетчик. б ил. На фиг,5 приведен пример реализации синхронизатора 13. На фи<.б приведена диаграмма работы синхронизатора. На фиг.ба — сигнал на выходе генератора 8; бб импульс на тактовом входе триггера 19: бв — импульс на выходе триггера 19. бг импульс на выходе три<гера 20, бд— импульс на выходе формирователя 21; бе— импульс на выходе формирователя 22, Устроиство-прототи«(фиг.1) содержит компараторы 1 и 2, формирователь 3 импульсов. блок 4 0<-триггеров, первый блок 5 индикаторов, кодонаборный блок 6. второй блок 7 индикаторов, генератор 8 импульсов. счетчик 9, сумматор-вычитатель 10 и постоянный запоминающий блок 11 при этом первые входы первого и второго компараторов 1 и 2 соединены соответственно с входными шинами опорного и измеряемого напряжений, вторые их входы подключены к шине нулевого потенциала: выход первого компаратора 2 через формирователь 3 импульсов соединен с установо <ным входом счетчика 9, выход второго компаратора 1 1824595 СОЕДИНЕН С таКтОВЫМИ ВхОДаМИ ВСЕХ тРИГГЕров Г)пока 4 01 триг>еров выходы которых подклю <еtlbl соотг)етг) В»нно к индикатора)4 первого блока 5 индикаторов. Выходы кодо><абор>Iîão блока 6 соед 1>IPHbf с входами соответству>ощих индикаторов второго блока 7 индикаторов и вторы>4и Входами сумматора-Вы <итателя 10, первые входы которого соединены с выходами соотве)с>вующих разрядов счетчика 9, счетный вход которого подключен к выходу генератора 8 импульсов, выход сумматора-Вычитателя 10 соединен с адресным Входом постоянного запомина>ощего блока 11 (в дальнейшем ПЗБ), вь>ходы которого соединены с coolВЕТСТЕ)УIОЩИМИ LIH((>0(>5<3 Недостатками устройства-прототипа является неудобство «(и использования и значительное Врег4я при сoBI -<еп(ении меха><ичеcko< о и электр(< < . >,OI о нул»11 фазовр» щательных датчиков 1(ел>, изобретения расширение области при«енения э» с « .: >бесп» <е><ия дис(BH ЦИО ННОГО COBM(= ÙÐНИЧ 3nCKTp11 ;леханического нуля со. р ) ВВЕДЕНЫ ДОПОЛНИ> .:It I Ili DI-Tðtirrop, Спнлронизатор, сх»..<.< L1»:(ои су,)миру>ощий счет«1)к <. шино(<:„(>(;,;. Омб)инац(10>ч«>;<11 сумматор, BTop<)L1:<:, L,><><>(>нь,<)с?лок. Вычитаю щии счетчи". < ш11> >(I 3>II)иси >1><фор(4»в ции и е)ыходом ;ll r i)pin .) то<1 е) в<ход первого компара<с>р;«:;)»ди><ен с тактовым входом дополни тельi<(>i 0 DI-rpL В нулевое состояние второго суммирующего счетчика, второй выход синхронизатора соединен с шинои Bаписи аычита>ощего счетчика, выход схемы И 1)ojtkn<0 < к счетному входу Второго су>4мирующего счетчика, Выходы разрядов которого соединены с первыми входами комбинационногo сул<>43тора, вторые входы которого соединены с выходами разрядов второго кодонаборного блока, выходы суMMÇTop3 соединены с информационными Входами записи 11>- формации Bh>÷<4та>ощегo счетчика, 3 еf0 е ыход "Заем" соединен с тактовыми входа>4и блока 01триггеров. 20 > 5 с..) Устройство содержит (см фи<,2) компараторы 1 L«)>opt4LIpoBB>ель 3 импульсоЬ, блок 4 Dl-триггеров. Не(>r И 14, ВтОрОй СуммируЮщий счетчик 15, камбинационный сумматор 16, Второй кодонабо(.ный блок 17 и вычитающий счет <ик 18 с шиной записи, ин((>ор>4ационнь>г4и входными шинами и Выход()м "Заем", при этом первые входы компараторов 1 и 2 соединены с п>инами соотв(>тсf Венно измеряемого и 0 t) 0 P H Q f 0 H 3 I I P ti ?K (. Н И й, В) 0 Р Ы Е И Х ВХОДЫ >)одключень> к шине I<ул»BQ(o потенциала, выход первого ког4параторл 2 через формирова гель 3 <м>>у(ьсов сс>«дине>«gclr)> 0I-) ригг()р;) 12. Вьlx()j(второго кс>мт>аратора 1 соедин»>< c f;IK I () Bb<1) В> ()j1011 дополнитель«0<0 0;-rpL)f Ief)() 12. 0-Вх<>д ко<(>рогс подKrl >О < l I к шин(. л 0 < 1>ч(!с к() < 0 я, е>ьl ходы r)Bp«or o кодоне)борного блока 6 соединены с Вход;<ми гOOT(;p) (:(Bót(>LI(L)K индикаторов второго блок; ) 7 индикл<0(?ОВ и Вторы(4и входаг4и сумм»и>ра-»t,i«i«;) I(.ля 10. первые вхоДЫ Ko)OP()I 0 ГО(. ДИ><\ .>lb< Г ПЫХОДЗМИ СООТ ВЕТС > ВУЮЩИл РВЭРЯДОВ (: If) I IËK3 9, счстнь<и Вход кс>то(и)<о подключен к Выходу ГЕНЕратОра 8 ИМПУЛЬ(;ОВ, ВЬ>лОд СуММ»тОр;)ВычиTат()л>I 1 0 сО(;у(и 13, В < орые t)koäbi с1 нхрониэатора 14 и cxeHj>f И 14 соединены с Вылодом генератора 8 и>4пульсoB, первый Вход схемы И 14 соединен с выходом Dl-триггера 12, выход схемы И 14 соедине< со cчетным Входом второго суглмирующего счет <ика 15, вход сброса которого К соединен с первым выходом синхронизатора 13, выходы разрядов счетчика 15 соединены с первыми входами комбинационного сумматора 16. Вторые входы которого соединены с Выходами второго кодонаборного блока 17, выходы сумматора 16 подключены к шине записи информации Вычитающего счетчика 18, второй выход синхронизатора 13 соединен тактовым Входом Вычитающего счетчика 18. счетный (вычитающий) Вход счетчика 18 соединен с 1824595 выходом генератора 8 импульсов, а выход "Заем" вычитающего счетчика 18 соединен с тактовыми входами С блока 4 0гтриггеров. Устройство работает следующим образом. Компаратор 2 в момент положительного перехода входного (опорного) напряжения через нулевой уровень вырабатывает импульс, передний фронт которого совпадает с нулевой фазой опорного напряжения. Формирователь 3 импульсов вырабатывает по этому фронту короткий импульс, сбрасывающий счетчик 9 в нулевое состояние. Частота генерации генератора 8 импульсов и разрядность счетчика 9 выбраны такими, чтобы переполнение счетчика происходило за интервал времени, равный периодуопорного напряжения (например, если частота опорного и измеряемого сигналов равны Fp, а разрядность счетчика 9 — и, то частота генерации генератора 8 должна быть Fp 2"). При выполнении этого условия состояние счетчика 9 с точностью до выбранного уровня квантования. определяемого разрядностью счетчика 9, соответствует фазе опорного напряжения. Кодонаборный блок 6 предназначен для задания значения фазы опорного напряжения, о совпадении с которой нулевой фазы измеряемого напряжения должно сигнализировать устройство. Кодонаборный блок 6 может быть выполнен, например, на тумблерах. Совокупность выходных сигналов кодонаборного блока 6 характеризует двоичный код этой фазы, отображаемый вторым блоком 7 индикации. Одновременно этот код поступает в качестве вычитаемого на второй вход сумматора-вычитателя 10. На первый вход сумматора-вычитателя 10 поступает линейно-ступенчато изменяющийся код фазы опорного напряжения с выходом разрядов счетчика 9. Рассмотрим, как меняется в течение периода напряжения и-разрядный результат вычитания иэ кода счетчика 9 (А) кода кодонаборного блока 6 (В). для чего рассмотрим коды разности чисел А и В при изменении одного из них (А) от меньших значений до больших, например, в диапазоне трех младших разрядов. Для вычитания кода В из кода А необходимо код В преобразовать в дополнительный код, для чего его надо инверсировать и прибавить единицу младшего разряда. после чего сложить код числа А . и дополнительнь|й код числа В. Все операции при этом осуществляем в и-разрядной сетке. Возникающий при этом перенос в (n+1)-й разряд теряется. 5 Именно по такому алгоритму работает и-разрядный сумматор-вычитатель 10 сигнализатора. Допустим, что разрядность счетчика 9, сумматора 10 и кодонаборного блока 6 раена 8. Тогда коду нулевой фазы соответствует код 00000000, коду 180 — код 10000000, коду 90 — код 01000000, коду 45 — код 00100000 и так далее. Допустим, что в кодонаборном блоке 6 установлен код 01100000, что соответствует фазе 135 (код числа В). Дополнительный код числа В имеет вид 10011111 Рассмотрим текущие разности А-В (см. таблицу). Таблица помогает понять принцип программирования ПЗБ 11 (ПЗБ 11-может быть выполнен, например, на основе микросхем серии 541РТ1. по бКО 347236ТУЗ. 1 корпус микросхемы позволяет построить ПЗБ» на 256 4-разрядных слов). Дрпустим, что в ячейки с адресами 11111111 и ОООООООО записываются нули во все разряды выходного слова. Используются, напоимер, упомянутые микросхемы 541РТ4. Допустим, что нулевое значение разряда в выходном слове ПЗБ 11 в момент прихода нулевой фазы измеряемого напряжения приводит к свечению соответствующего светодиода блока 5, Пусть светодиод О„соответствует младшему разряду выходного слова, а Оз — старшему. Все светодиоды О,— D3 в таком случае светятся, когда несовпадение фаэ опорного и измеряемого напряжений не превышает единицы младшего разряда и-разрядного (в нашем примере — 8-разрядного) кода. В ячейки с адресами 00000001 и » 1»» О записываются нули в разрядах выходного слова х3, х2, х1. а в разрядах xp— единицы. Следовательно, при выборе этих ячеек светятся светодиоды 0з-D>, а 0 не светится, при этом регистрируется ситуация, когда несовпадение фаз опорного и измеряемого напряжений не превышает единицы второго разряда. В ячейках с адре-. сами 00000010 и 11111100, 00000011 vt 111»101 в разрядах хз и xg записывается нули, а в разрядах х1 и х — единицы. При выборе этих ячеек светятся светодиоды Оз и Dg, а 01 и 0 не светятся, регистрируя, что несовпадение фаэ не превышает единицы третьего разряда, В ячейки с адресами 00000100»» 1000 00000101 .1»» 001 00000»0 11111010 000001» i »»O« 1824595 40 55 е разряде х;1 записываются нули, а е разрядах х2, х1 и х, — единицы. При выборе этих ячеек светится светодиод 03, а светодиоды Ог, 01 и О, не светятся, регистрируя, что несовпадение фаз не превышает единицы четвертого разряда. При таком программировании ПЗБ 11 легко находят адреса ячеек, подлежащих программированию; анализируя код разности, видим, что анализ разности на эквивалентность К старших раэрядое, т.е. проверка логического условия; Г = Хп-1 Хп-2 ...Х -k =- Хп 1 Хп-2 Хп-3 Хп-k V Хп-1 Хп-2 Хп-э...Хп-k позволяет сделать вывод, что абсолютная величина разности чисел А и В не превышает величины 2 п-k У Очевидно, что, увеличив разрядность выходного слова ПЗБ 11, например, до 8 разрядов. а глубину памяти, например, до 2 ячеек, можно оперировать с 12-раэряд12 ными словами А и В (е этом случае разрядность кодонаборного блока 6, счетчика 9, сумматора-вычитателя 10 также должна быгь равна 12). Объем программируемой памяти при этом невелик: при и-адресном ПЗБ 11 прои-k+1 граммируется только Z = 2 ячеек (для 8-разрядного ПЗБ, как мы видели, из 256 ячеек программируется только 16.ячеек, т,е. для К=5, n=-8,Z=-2 =-16). Незапрограммированные ячейки содержат во всех разрядах логические единицы, и при их.выборе кодом разности А-В на выходах ПЗБ 11 формируется код. не приводящий к свечению светодиодов. На приведенной диаграмме работы устройства (фиг.3) а — опорное напряжение; б— напряжение на выходе компаратора 2; в— напряжение на выходе формирователя 3; г — условный график, характеризующИй линейно возрастающий код счетчика 9; д— сигнал точной зоны на выходе младшего разряда ПЗБ 11; е-ж-з — сигналы на выходах более старших разрядов ПЗБ 11, характеризующие более грубые зоны: и — измеряемое напряжение; к — сигнал на выходе компаратора 1. При таком соотношении сигналов светится светодиод D3, а светодиоды Ог-Do на светятся. Иэ диаграммы следует, что все зоны симметричны относительно задаваемой точки сравнения (строго говоря, несимметричность каждой зоны не превышает величины единицы младшего разряда). Очевидно, что с увеличением разрядности эта ошибка может быть сведена к сколь 30 угодно малой величине. Изменив программирование в области точных эон, можно для нескольких точных эон отойти от принципа эквивалентности К старших разрядов; например, для ячейки с адресом 000...00 выделить светодиод "нулевой разности" Оп, для ячеек с адресами 00000001; 11111111 — светодиод с отличием е единицу младшего разряда; для ячеек с адресами 00000000; 11111110 — светодиод с отличием в две единицы младшего разряда, т.е, в единицу разряда с весом 2; для ячеек с адресами 00000011; 11111100; 11111101 — светодиод с зоной, соответствующей эквивалентности уже по 6 старшим разрядам, и так далее; для более грубых эон перейти к принципу эквивалентности при адресации ПЗБ 11. Программирование можно осуществить при других условиях отображения разности, например, несимметричных относительно точки сравнения в ту или иную сторону, и т,п. Сигнал на тактовых входах блока 4 О триггеров формируется следующим образом. Фронт сигнала на выходе компаратора 1, воздействуя на тактовый вход С D1-триггера 12, устанавливает его в нулевое состояние: в единичное же состояние Огтриггер 12 переключается под воздействием импульса, вырабатываемого формирователем 3 импульсов. Таким образом, на единичном выходе триггера 12 формируется импульс, длительность которого пропорциональна разности фаз между опорным и измеряемым напряжениями. При этом на выходе схемы И 14 формируются 1 раэ за период опорного напряжения пачки импульсов, количество которых соответствует разности фаэ исходных напряжений (с точностью до выбранной величины квантования), Эти пачки импульсов поступают на счетный вход второго суммирующего счетчика 15, регулярно сбрасываемого в нулевое состояние импульсом с первого выхода синхронизатора 13, Код счетчика 15 складывается сумматором 16 с кодом на вььходе второго кодонаборного блока 17, и результат суммирования поступает с выхода сумматора 16 на входы параллельной записи информации (шину записи информации) вычитающего счетчика 18. Этот код записывается в счетчик 18 один раэ в период опорного напряжения импульсов со второго выхода синхронизатора 13, На вычитающий счетный вход вычитающего счетчика 18 поступают импульсы с выхода генератора 8 импульсов. Разрядность счетчиков 9, 15 и 18 и кодонаборного блока 17 выбрана одинаковой. 1824595 Пусть код, вырабатываемый вторым кодонаборным блоком 17, равен О. Тогда код фазы измеряемого напряжения, формирующийся счетчиком 15, беэ коррекции переписывается в вычитающий счетчик 18. который обнуляется через время, равное (с точностью до величины квантования) разности фаз между опорным и Измеряемым напряжениями. В этом случае работа заявленного устройства практически совпадает с работой прототипа: фронт сигнала на входе блока 4 соответствует фазе напряжения, вырабатываемого фазовращательным датчиком. Однако при наборе на выходе блока 17 двоичного кода. отличного от нулевого. фаза сигнала на выходе "Заем" счетчика 18 сдвигается по отношению к фазе измеряемого 360 N напряжения на величину hp— 2П где и — разрядность счетчиков и кодонаборного блока, а N — десятичный эквивалент двоичного числа, соответствующий коду на выходе блока 17. Таким образом, вместо разворота фаэовращательного датчика, расположенного в труднодоступных местах, и использования для этого процесса нескольких работников (один иэ которых разворачивает датчик, а другой наблюдает за блоком сигнализации 5) можно, манипулируя переключателями блока 17, совместить фронт измеряемого, но скорректированного по фазе, сигнала с требуемым значением фазы эталонного сигнала. Точное совмещение реального датчика в пределах нескольких угловых минут физически невозможно, коррекция же фазы сигнала на выходе счетчика 18 может быть выполнена с любой точностью, задаваемой разрядностью: так, "вес" младшего разряда при n - 16 равен 20". Назначение синхронизатора 13 состоит в обеспечении такой процедуры сброса счетчика 15 и записи в счетчик 18, которая исключила бы ошибочную запись кода в счетчик 18. Пример реализации такого блока приведен на фиг.5, а диаграмма его работы — на фиг.б. На фиг.5-19, 20 — Р -триггеры; 21 и 22 — формирователи импульсов. Пусть генератор импульсов 8 вырабатывает прямоугольные импульсы с периодом Т (фиг. ба), причем счетчики 15 и 18 реагируют на положительные фронты счетных импульсов (K8K и триггеры 19 и 20). Примерами таких элементов являются, например, реверсивные счетчики 133ИЕ7 и Ргтриггеры 133ТМ2 интегральных схем серии 133. 3апись параллельного кода в счетчик 1ЗЗИЕ7, 35 55 за счет обеспечения дистанционного совмещения электрического и механического нуля, значительно сокращает время совмещения и увеличивает удобство эксплуатации. Формула изобретения Сигналиэатор совпадения фаз, содержащий два компаратора, формирователь импульсов, генератор импульсов, первый суммирующий счетчик, комбинационный сумматор-вычитатель, первый кодонаборный блок, два блока индикаторов, постоянный запоминающий блок, блок Dt-триггеров, при этом первые входы компараторов соединены с шиной нулевого потенциала, а их вторые входы — с соответствующими шинами опорного и измеряемого напряжений, выход второго компаратора через формирователь импульсов соединен с входом сброса первого суммирующего счетчика, счетный вход которого соединен с выходом генератора импульсов, выходы разрядов первого суммирующего счетчика соединены с первыми входами комбинационнрго сумматора-вычитателя, выходы первого кодонаборного блока соеиспользуемого как вычитающий, является потенциальной, по уровню сигнала на тактовом входе записи. Триггер 19 по фронту опорного импуль5 са (на выходе формирователя 3, фиг.2) переключается в "1"; по первому же положительному фронту импульсов генератора 8 триггер 20 переключается в "1", устанавливая триггер 19 в исходное состояние 10 по входу R (см. фиг. 66 — импульс на тактовом входе триггера 19; бв — импульс на выходе триггера 19; бг — импульс на выходе триггера 20; бд — импульс на выходе формирователя 21; бе — импульс на выходе формирователя 22. 15 Длительность импульсов t1 и t2 в сумме меньше величины Т. Импульсом на выходе формирователя 21 код с выхода сумматора 16 записывается в счетчик 18; по заднему фронту этого импульса формирователь 22 20 вырабатывает импульс, сбрасывающий счетчик 15 в нулевое состояние. По ближайшему положительному счетному фронту счетчики 15 и 18 (фиг.2) начинают считать, причем содержимое первого из 25 них возрастает, а второго убывает. Можно предложить и другие варианты исполнения блока 13; очев1дно, что îío определяется характеристиками используемых счетчиков. Вследствие этого заявитель 30 не посчитал целесообразным вводить структуру этого блока в число защищаемых признаков. Таким образом, заявляемое устройство имеет более широкую область применения 1824595 12 динены с вторыми входами комбинационного сумматора-вычитателя и второго блока индикаторов, выходы указанного сумматора-вычитателя через постоянный запоминающий блок соединены с информационными входами блока Dt-триггеров, а их выходы соединены с соответствующими индикаторами первого блока индикаторов, о т л и ч аю шийся тем, что, с целью расширения области применения за счет обеспечения дистанционного совмещения электрического и механического нулей, сокращения времени совмещения и упрощения процесса совмещения, в него введены дополнительный Огтриггер, синхронизатор, схема И, второй суммирующий счетчик, комбинационный сумматор, второй кодонаборный блок, вычитающий счетчик с выходом "Заем", при этом выход первого компаратора соединен с тактовым входом дополнительного D -триггера, выход формирователя импульсов соединен с первым входом синхронизатора и установочным входом доКоды разности А-В а еса ПЗБ Величина эоны, отличия Коды числа А счетчика 9 11111001 11» 1010 01011001 01011011 01011101 1» 110» 1»1»00 »»1101 »r»»0 »»»» 00000001 000000» $0000100 00000101 00000111 +1 +3 +5 +7 01011111 01100001 0»00011 01100101 0»00110 11100»1 полнительного D -триггера, информационный вход которого соединен с шиной логического нуля, а выход — с первым входом схемы И, выход генератора импульсов сое5 динен с вторым входом синхронизатора и вторым входом схемы И, первый выход синхронизатора соединен с входом сброса в нулевое состояние второго суммирующего счетчика, второй выход синхронизатора со10 единен с шиной записи информации вычитающего счетчика, выход схемы И подключен к счетному входу второго суммирующего счетчика, выходы разрядов которого соединены с первыми входами 15 комбинационного сумматора, вторые входы которого соединены с выходами разрядов второго кодонаборного блока, выходы сумматора соединены с входами записи информации вычитающего счетчика, его выход 20 "Заем" соединен с тактовыми входами блок Dt-триггеров, а счетный вычитающий вход вычитающегО счетчика соединен с выходом генератора импульсов. 1824595 1824595 г д е Фиг. 3 Л 6Ыхсба &ezra 11 01824595 Составитель А, Старостина Редактор Техред М.Моргентал Корректор И. Муска Заказ 2224 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", r, Ужгород, уп.Гагарина. 101 Ог y" 19 20 "з С с От ггнаатора В К пактпо3оуу dxodg (A odg гапцсц) сцещчикц ra кю xolp сбрасаР сдё)пио/ а Я Фцг,5 
