Устройство для измерения сдвига фаз

 

Использование: измерительная техника , измерение угла сдвига фаз. Сущность изобретения: устройство содержит 2 усилителя-ограничителя (1, 5), 1 управляемый фазовращатель (2), 1 компенсационный фазовращатель (3), 1 фазовый детектор (4), 1 пороговый блок (6), 1 генератор импульсов

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4954341/21 (22) 28.06.91 (46) 15.07.93. Бюл, hh 26 (71) Ленинградский механический институт им. Маршала Советского Союза Устинова

Д,Ф. (72) Ю.А.Бобров, P.Н.Гробовой, О.С.Ипатов и В,В.Осипов (56) Авторское свидетельство СССР

М 1285396, кл. G 01 R 25/00, 1984.

Авторское свидетельство СССР

М 1370595, кл. G 01 R 25/00, 1986.

Изобретение относится к измерительной технике, конкретно к фазоизмерительным устройствам и предназначено для использования в устройствах автоматики для измерения угла сдвига фаз.

Цель изобретения — расширение функциональных возможностей за счет цифровой компенсации амплитудно-фазовых погрешностей при измерении сдвига фаз.

На фиг, 1 представлена блок-схема устройства.

Устройство для измерения сдвига фаз содержит последовательно соединенные усилитель-ограничитель 1, управляемый фазовращатель 2, компенсирующий фаэовращатель 3, фазовый детектор 4. Второй вход фазового детектора 4 соединен с выходом усилителя-ограничителя 5, а выход фазового детектора 4 соединен с первым входом порогового блока 6, второй вход которого соединен генератором импульсов 7. Выходы порогового блока соединены с соответствующими входами реверсивного счетчика 8. выходы которого соединены со входами уп„., Ж„, 1827644 А1 (51)5 G 01 R 25/00 (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ

СДВИГА ФАЗ (57) Использование: измерительная техника, измерение угла сдвига фаз. Сущность изобретения: устройство содержит 2 усилителя-ограничителя (1, 5), 1 управляемый фазовращатель (2), 1 компенсационный фазовращатель (3), 1 фазовый детектор (4), 1 пороговый блок (6), 1 генератор импульсов (7), 1 реверсивный счетчик (8), 1 блок суммирования усилитель (10), 1 амплитудный детектор (11), 2 АЦП (12, 16), 1 блок памяти (13), 2 преобразователя код-код (14, 15). 3 ил. равляемого фазовращателя 2 и первыми входами блока суммирования 9, последовательно соединенные логарифмический усилитель 10 и амплитудный детектор 11, вход которого соединен со входом усилителя Ограничителя 5, второй вход блока суммирования 9 соединен через первый АЦП 12 с выходом фазового детектора 4, а третий вход блока суммирования 9 связан с выходом блока памяти 13, который первой группой входов через первый преобразователь код-код 14 присоединен к выходу АЦП 12 и второй группой входов через второй преобразователь код-код 15 соединен с выходом второго АЦП 16, вход которого соединен с амплитудным детектором, Выход блока суммирования является выходом всего устройства.

Усилители ограничители 1,5 и фазовый детектор 4 реализуются, например, на микросхемах К174УРЗ.

Управляемый фазовращатель 2 реализуется в виде дискретной управляемой линии задержки.

1827644

Компенсирующий фазовращатель 3 может быть реализован в виде линии задержки с постоянными параметрами.

Пороговый элемент 6 может реализоваться по следующей схеме (см. фиг.2). Источник постоянного напряжения 17 двумя выходами соединен с соответствующими резистивными делителями напряжения 18, выход каждого из которых соединен с одним из выходов соответствующего компаратора

19 (например, типа К521САЗ), другие входы которых соединены между собой и являются первым входом порогового блока 6. Выход каждого из компараторов соединен с соответствующим входом элемента И 20 и с соответствующим входом элемента ИЛИ-НЕ

21, выход каждого из которых соединен с одним из выходов соответствующего элемента И 22. Другие входы элементов И 22 объединены и являются вторым входом порогового блока 6, а выходы элементов 22 являются выходами всего порогового блока 6, Логические элементы могут быть реализованы, например, на микросхемах 555 серии.

B качестве генератора импульсов 7, работающего в автоматическом режиме может быть использована микросхема, например, КР1006В И1.

Реверсивный счетчик 8 может быть реализован, например, на микросхеме

К155И Е7.

Блок суммирования может реализовываться по следующей схеме (см, фиг.3), ПЗУ

23, хранящее коды фазы, соответствующие номерам интервалов и выполненное, например, на микросхемах 556 серии, Выходы

ПЗУ 23 присоединяются к входам первого слагаемого первого сумматора 24, на вторые входы которого подается сигнал с первого АЦП 12. Выходы первого сумматора 24 присоединяются к входам первого слагаемого второго сумматора 25, на вторые входы которого подаются входы с блока памяти 13, а выход этого сумматора является выходом блока суммирования. Сумматоры 24 и 25 могут быть реализованы, на микросхемах

155ИМ1.

Аналого-цифровые преобразователи 16 и 19 могут быть выполнены на микросхеме

К572ПВ1.

Преобразователи код-код 17 и 20 могут реализовываться на микросхемах ПЗУ, например, серии 556.

Блок памяти 18 может быть представлен постоянным запоминающим устройством с произвольным доступом, при этом адресные входы подразделяются на две группы; для кода фазы и для кода амплитуды, Такое подразделение нужно для хране5

55 ния двумерного массива кодов поправок.

Объем блока памяти 18 определяется требуемой точностью, а также особенностями реализации фазового и амплитудного детекторов. Особенности реализации могут быть отражены в виде функции 2=F(X, Y), где

2 — истинное значение разности фаэ, Х— измеренное значение разности фаз, У вЂ” измеренное значение амплитуды входного сигнала или в виде функции 21=2-Х, которая удобней первой поскольку наглядно отражает погрешности в измерении фазы, а также имеет меньший диапазон изменения, что потребует и меньшей разрядности при ее хранении в памяти. В общем случае функция

Z1 достаточно сложна и может быть полностью с выбранной разрядностью представления записана в блок памяти 18 и использована для коррекции измерений фазы. При этом объем памяти определится разрядностью представления сигналов Х и

У, что при их 8-разрядном представлении составит 64-Кслов. Техническая реализация блока памяти может быть произведена на основе использования рекомендаций.

Устройство для измерения сдвига фаз работает следующим образом, Опорный и измеряемый сигнал поступают на соответствующие входы, с помощью усилителей-ограничителей 1 и 5 усиливаются, ограничиваются по амплитуде и поступают на соответствующие входы фазового детектора 4. Опорный сигнал после усилителя-ограничителя 1 проходит управляемый фазовращатель 2, где получает заданный сдвиг фаз, и компенсирующий фазовращатель 3, где осуществляется сдвиг фазы опорного сигнала на 90 плюс угол, компенсирующий разность статических набегов фаз измерительного и опорного каналов.

Фазовый детектор 4 сравнивает фазы опорного и измеряемого сигналов и на его выходе появляется сигнал, амплитуда которого соответствует сдвигу фаз опорного и измеряемого сигналов. Выходной сигнал фазового детектора 4 поступает на вход порогового блока 6, т.е, на соответствующие входы компараторов 19, Пороги срабатывания компараторов 19 установлены источником постоянного напряжения 17 и резистивными делителями напряжения 18 и равны: один — U1, а другой — U2. Тогда выходной сигнал с фазового детектора 4 в зависимости от своей амплитуды попадает либо между порогами, либо за пределы верхнего или нижнего порогов. Пороговый блок

8 в случае нахождения сигнала с фазового детектора 4 между порогами не вырабатывает сигналов на реверсивный счетчик 8, в случае превышения верхнего порога он вы1827644 рабатывает импульс на вход сложения реверсивного счетчика 8, а в случае значения меньшего нижнего порога — импульс на вход вычитания реверсивного счетчика 8.

Таким образом, пороговый блок 6 управляет поступлением импульсов от генератора 7 на входы реверсивного счетчика 8 в зависимости от амплитуды сигнала с фазового детектора 4, что приводит к изменению кода реверсивного счетчика 8 в соответствии с изменением сдвига фаз.

Элементы 20 и 21 являются по существу дешифраторами и выделяют соответственно один выход сигнала с фазового детектора

4 за верхний порог, а другой за нижний порог, при этом элементы 22 пропускают импульс генератора 7 либо на суммирующий, либо на вычитающий вход реверсивного счетчика 8. В случае, когда входной сигнал между порогами прохождение импульса блокируется. По коду реверсивного счетчика 8 устанавливается управляемый фазовращатель 2, что обеспечивает режим дискретного слежения за фазой, Управляемый фазовращатель 2 и счетчик 8 обеспечивают измерение сдвига фаз в пределах больших периода характеристики фазового детектора, при этом в случае использования для измерений не полного периода, а только его части, что обеспечивается установкой уровней порогового блока б, можно получить итоговую характеристику с заданными требованиями по линейности.

Код с реверсивного счетчика 8 подается также на ПЗУ 23 блока суммирования 9, из которого выбирается код,соответствующий величине фазового сдвига, суммирующийся с сигналом с фазового детектора 4. С помощью ПЗУ блока суммирования 9 учитывается угол сдвига фаз, вносимый управляемым фазовращателем 2, что достигается кодированием фазовых сдвигов в ПЗУ по значениям управляемого фазовращателя 2.

Количество кодов заносимое в ПЗУ определяется числом положений управляемого фазовращателя 2. Код с выхода первого сумматора 24 блока суммирования 9 подается на один из входов второго сумматора

25 блока суммирования 9, на второй вход которого подается код с блока памяти 13, Блок памяти 13 содержит коды поправок к значениям фазы в зависимости и от значения фазы, и от амплитуды сигнала, т.е. блок памяти 13 содержит двумерный массив по5

50 правок, являющихся функцией амплитуды и фазы, Блок памяти 13 имеет две группы входов — с преобразователей код-код 14 и 15, на которые посгупают коды амплитуды и фазы сигнала, значения которых определяют выборку поправки из блока памяти 13.

Преобразователи код-код 14 и 15 производят линейное и нелинейное преобразование кодов в случае если массив поправок, хранящихся в блоке памяти подвергается сжатию соответственно линейному или нелинейному.

Таким образом, блок суммирования 9 формирует выходную характеристику всего устройства по результатам измерений фазы и амплитуды сигнала.

Выход блока суммирования 9 является и выходом всего устройства.

Формула изобретения

Устройство для измерения сдвига фаз, содержащее последовательно соединенные первый усилитель-ограничитель, управляемые фазовращатель, компенсирующий фазовращатель и фазовый детектор, а также второй усилитель-ограничитель, выходом соединенный с вторым входом фазового детектора, выход фазового детектора соединен с первым входом порогового блока, второй вход которого соединен с генератором импульсов, выходы порогового блока соединены с соответствующими входами реверсивного счетчика, информационные выходы которого соединены с управляющими входами управляемого фазовращателя и первыми входами блока суммирования, вход второго усилителя-ограничителя соединен с входом логарифмического усилителя, последовательно соединенного с амплитудным детектором, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей, введены две группы, содержащие каждая АЦП и преобразователь код — код, соединенные соответственно первая с выходом фазового детектора, вторая с выходом амплитудного детектора, а выходы преобразователей код — код соответственно присоединены к первой и второй группам входов блока памяти, выход которого связан с третьим входом блока суммирования, при этом второй вход блока суммирования соединен через первый АЦП с фазовым детектором, а выход блока суммирования является выходом устройства.

1827644

1827644

40

50

Составитель Ю. Бобров

Техред М.Моргентал Корректор E. Папп

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 2358 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5