Вычислительный узел устройства для решения уравнений в частных производных

 

Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных и проблемно-ориентированных процессоров для решения дифференциальных уравнений в частных производных эллиптического типа. Устройство содержит многовходовый сумматор, регистр сдвига, элемент И, четыре группы элементов задержки и группу элементов И. Предназначено для решения трехмерных задач математической физики, отличается от известных высоким быстродействием и точностью решения и позволяет сократить Количество узлов цифровой сетки. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s G 06 F 15/32

ГОСУДАРСТВЕ ННОЕ ПАТЕНТНОЕ

ВЕДОмстВО сссР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4933357/24 (22) 05.05.91 (46) 15.08.93. Бюл, ¹ 30 (71) Институт кибернетики им. В.М.Глушкова (72) Л.Г. Козлов (56) Катков А.Ф., Романцев В.П, Комбинационная цифровая сетка для решения уравнений математической физики — Рефераты докладов IV Всесоюзного совещания "Математическое моделирование. Теория и методы гибридных вычислений". Таллинн, 1973, с.37 — 40, Авторское свидетельство СССР

¹ 608165, кл. G 06 F 15/34, 1975, Изобретение относится к области вычислительной техники и может быть использовано при построении цифровых сеток и процессоров для решения задач математической физики.

Цель изобретения — повышение точности вычисления.

На фиг.1 представлена схема предлагаемого узла.

Он содержит многовходовый сумматор

1, регистр сдвига 2, элемент И 3, группу элементов И 4, элементы задержки 5 — 8, первая 9, вторая 10 и третья 11 группы информационных входов, первый 12, второй 13 и третий 14 управляющие входы, параллельный 15 и последовательный 16 выходы результата узла.. Ж ÄÄ 1833892 A I (54) ВЫЧИСЛИТЕЛЬНЫЙ УЗЕЛ УСТРОЙСТВА ДЛЯ РЕШЕНИЯ УРАВНЕНИЙ В ЧАСТНЫХ ПРОИЗВОДНЫХ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных и проблемно-ориентированных процессоров для решения дифференциальных уравнений в частных производных эллиптического типа. Устройство содержит многовходовый сумматор, регистр сдвига, элемент И, четыре группы элементов задержки и группу элементов И.

Предназначено для решения трехмерных задач математической физики, отличается от известных высоким быстродействием и точностью решения и позволяет сократить

Количество узлов цифровой сетки. 2 ил.

Первая группа 9 информационных входов узла соединена с первой группой входов многовходового сумматора 1, выход которого соединен с информационным входом регистра сдвига 2, информационный выход которого соединен через элементы И группы 4 с параллельным выходс1 результата 15 узла, последовательный выход результата

16 которого соединен через элемент И 3 с последовательным выходом регистра сдвига 2, Третий 14, второй 13 и первый 12 управляющие входы узла соединены соответственно с входами управления сдвигoM регистра сдвига 2, вторым входом элемента И.3 и вторыми входами элементов И группы 4. Вторая группа информационных входов 10 узла соединена через элементы 5

1833892 задержки первой группы с второй группой входов многовходового сумматора 1 и входами элементов 6 задержки второй группы, выходы которых соединены с третьей группой входов многовходового сумматора 1 и входами элементов 7 задержки третьей группы, выходы которых соединены с четвертой группой входов многовходового сумматора 1, пятая группа входов которого соединена с третьей группой информационных входов 11 узла и входами элементов 8 задержки четвертой группы, выходы которых соединены с шестой группой входов многовходового сумматора 1, На первую 9 группу. информационных входов узла подается последовательный код восьми (для уравнения Лапласа) или девяти (для уравнения Пуассона) чисел младшими разрядами вперед, На вторую 10 и третью 11 группы информационных входов узла подается последовательный код соответственно шести и двенадцати чисел младшими разрядами вперед. Каждый очередной разряд этих чисел поступает на . входы многовходового сумматора 1, на выходе которого формируется результат сум,мирования. Переносы в следующие разряды запоминаются на соответствующих элементах памяти (не показаны) многовходового сумматора 1 и используются в следующих тактах при суммировании следующих (I+1 и т,д.) разрядов чисел, При решении уравнения Пуассона на один из информационных входов 9 первой группы подается последовательный код значения—

60h F<;k, где F;;k — значение первой части уравнения. На остальные информационные входы 9 первой группы подаются (синхронно с разрядами правой части) разряды значений (Ц4- 1, )4 1р(- 1) восьми ближайших угловых в двух соседних (i + 1) слоях узлов объемной сетки, На вторую 10 группу информационных входов подаются последовательным кодом разряды значений (U(,1 +1, k+ 1; U<

1, 1, (+ 1: U< +.1, j ":1, k) двенадцати ближайших по диагоналям в i-ом слое и двух соседних(1 1) слоях узлов обьемной сетки. На третью 11 группу информационных входов узла подаются последовательным кодом разряды значений,(U(1, j, k: Ui. ) 1, k; Ui,р+ 1) с последовательных выходов результата 16 соседних узлов по слою (i) столбцу (j) и строке (k) объемной цифровой модели-сетки (фиг.2). Эти значения чисел проходят через элементы задержки 5-8. на которых осуществляется задержка на один такт — время обработки одного разряда. В результате этого числа, поступающие на вторую 10 и третью 11 группы информационных входов

50 что и требуется для реализации зависимо55 сти (."1 ° т(((("1 " (г1 "(1 ( jk 64(«.jk <- j,k < ji<,ku; i < « ",j,k < (

).— ((1.. iu.. (1, ". ,,„,) „,(,.„„, и ("1 +О (г1 и (г1 (((г1 (г1

<,1-<,k-l «..ki< <).k-< :1,< < <-,), 5

45 узла умножаются на коэффициенты четырнадцать и три соответственно. Задержка на один такт эквивалентна умножению на коэффициент два, так числа, поступающие на третью группу информационных входов 11, подаются на группы входов многовходового сумматора 1 непосредственно с коэффициентом единица и, пройдя через элементы задержки 8, с коэффициентом два, т,е. суммарный коэффициент равен трем.

P,ля оперативного ввода значения—

60h Fijk во все узлы цифровой сетки и повышения бысгродействия это значенйе может быть предварительно занесено параллельным кодом.на предусмотренный для этой цели регистр, на выходе которого под воздействием управляющих сигналов формируется последовательный код значения—

60h F1jk на каждой итерации решения. г

Результат суммирования каждого разряда чисел, полученный на выходе многовходового сумматора 1, заносится в регистр сдвига 2. Код значения искомой функции

0(1((") на предыдущей r-ой итерации. содержащийся в регистре сдвига 2, сдвигается на каждом такте под управлением сигнала, поступающего на третий 14 управляющий вход узла и выдается на последовательный выход l6 результата через элемент И 3 и на параллельный выход 15 результата через элементы И группы 4. Элемент И 3 открывается сигналом, поступающим на второй 13 управляющий вход в течение всех и тактов (где и — разрядность чисел). После прохождения и тактов элемент И 3 закрывается и в последующих семи тактах в узле осуществляется сдвиг регистра сдвига 2 на семь разрядов.

При этом, происходит обработка семи старших разрядов чисел, поступающих с последовательных выходов 16 результата соседних узлов за счет их прохождения в течение от одного до семи тактов через элементы задержки 5 — 8. В течение (и+7) тактов в регистр сдвига 2 формируется код нового приближенного значения искомого решения, 6

<2

° >3+ (u(+,("1.

1,1,,- <.,<

+Z u " . )

1,,(j„k+<) 60h F, kj квадрату числа узлов, т.е. повышается быстродействие устройства в 1/h раз.

Формула (1) аппраксимирует дифференциальный оператор исходного уровня

Лапласа с погрешностью 0(h8), что проверяется путем разложения дифференциального оператора в узлах объемной матрицы в ряд

Тейлора и суммирование их с коэффициентами по формуле (1).

Формула изобретения

Вычислительный узел устройства для решения уравнений в частных производных, содержащий многовходовый сумматор, регистр сдвига, элемент И и .группу элементов И, причем первая группа информационных входов соединена с первой группой входов многовходового сумматора, информационный выход регистра сдвига соединен с первыми входами элементов И группы, вторые входы и выходы которых соединены соответственно с первым управляющим входом узла и с параллельным выходом результата узла, последовательный выход регистра сдвига соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с вторым управляющим входом узла и последовательным выходом результата узла, третий управляющий вход узла соединен с входом управления сдвигом регистра сдвига, отличающийся тем, что, с целью повышения точности вычисления, он содержит четыре группы элементов задержки, причем в торая группа информационных входов узла соединена через элементы задержки первой группы с второй группой входов многовходового сумматора и входами элементов задержки второй группы, выходы которых соединены с третьей группой входов многовходового сумматора и входами элементов задержки третьей группы, выходы которых соединены с четвертой группой входов многовходового сумматора, пятая группа входов кеторого соединена с третьей группой информационных входов узла и входами элементов задержки четвер-той. группы, выходы которых соединены с шестой группой входов многовходового сумматора, выход которого соединен с информационным входом регистра сдвига.

5 1833892

;.(, Чk Ь,, „ k;-l,),1,k,-,, kМ,) (й {н ,jul,k.l <1+кk-I kj.kk+ ц (е1 ц (г1 „ 1г1

iikj-kk (1 11 1 I5 ц;., >., „ ц„,,>., .< - ггк р 5 которая обеспечивает аппроксимацию дифференциального оператора Лапласа для трехмерного уравнения Лапласа с погрешностью до h, а для уравнения Пуассона с погрешностью до h или h, в зависимости 10 от функции правой части F.

Последующие итерации осуществляются аналогично и, когда рвшение получено, при сравнении результатов на двух последующих итерациях, на первый 12 управляю- 15 щцц1. вход поступает сигнал, который открывает группу 4 элементов И, через кото- рую результат решения выдается из регист-. ра сдвига 2 на параллельный выход 15 результата узла. 20

По сравнению с прототипом, в предлагаемом устройстве обеспечивается более высокая точность решения, поскольку погрешность аппроксимации дифференциал ь- 25 ного оператора для уравнения Лапласа в нем определяется восьмым порядком степени шага дискретизации (h ), à в прототипе

8 — вторым порядком (h ). Поскольку при реаг лизации устройства цифровой сетки для ре- 30 шения трехмерного уравнения Лапласа или

Пуассона необходимое количество узлов равно 1/h, то использование предлагаемо.го узла для построения цифровой сетки позволяет сократить аппаратурные затраты 35 сетки за счет существенного уменьшения количества узлов, поскольку шаг дискретизации (h) для заданной точности решения может быть значительно увеличен по сравнению с вариантом прототипа. Так, напри- 40 мер, если требуется получить решение уравнения Лапласа с точностью д = 10; то

-8 шаг для предлагаемого узла равен 0,1, а для прототипа — 0,0001. Тогда цифровая сетка должна содержать для предлагаемого устройства 1000 узлов или 10 узлов — прото1 типа. Это обусловлено тем, что точность, решения в предлагаемом устройстве в(1/h )

4 раз выше точности прототипа. Кроме того, существенно сокращается количество ите- 50 раций для достижения решения, поскольку количество итераций пропорционально I833892

Вью/

Составитель Л,Козлов

Техред М.Моргентал Корректор T.ÂàøêoBè÷

Редактор

Заказ 2688 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101