Устройство для обработки избыточного кода

 

Изобретение относится к области вычислительной техники и может быть использовано для контроля избыточного кода. Целью изобретения является расширение класса решаемых задач за счет контроля кода золотой пропорции. Устройство содержит сдвиговый регистр 2, группу элементов ИЗ. сумматоры4и5, регистры6и7,блок 8 синхронизации и схему 9 сравнения с нулем . 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s Н 03 M 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4848241/24 (22) 09.07,90 (46) 23.08.93. Бюл. ¹ 31 (71) Винницкий политехнический институт (72) А.П.Стахов, Д,А.Стахов и И.В.Стаховэ (56) Авторское свидетельство СССР № 1478340, кл, Н 03 М 13/12, 1987, Авторское свидетельство СССР № 662933, кл. Н 03 M 7/02, 1976.

».ЯЛ 1835606 А1 (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИЗБЫТОЧНОГО КОДА (57) Изобретение относится к области вычислительной техники и может быть использовано для контроля избыточного кода.

Целью изобретения является расширение класса решаемых задач за счет контроля кода " золотой" пропорции. Устройство содержит сдвиговый регистр 2, группу элементов И 3. сумматоры 4 и 5, регистры 6 и 7, блок

8 синхронизации и схему 9 сравнения с нулем. 2 ил.

1835606

Изобретение относится к вычислительной технике и может быть использовано для преобразования кода Фибоначчи в двоичный код, а также для контроля кода "золотой" пропорции.

Целью изобретения является расширение класса решаемых задач за счет выполнения дополнительной функции контроля кода "золотой" пропорции, На фиг. 1 представлена структурная. "0 схема устройства для обработки избыточного кода, содержащего информационные входы 1 устройства, сдвиговый регистр 2, группу 3 элементов И, первый 4 и второй 5 сумматоры, первый 6 и второй 7 регистры, блок синхронизации 8, схема сравнения с нулем 9, управляющий вход 10 устройства, выход готовности 11 устройства, информационные выходы 12 устройства и контрольный выход 13 устройства.

На фиг. 2 представлена структурная схема блока синхронизации 8, содержащего генератор импульсов 14, элемент И 15, счетчик 16. дешифратор 17, одновибратор 18, элемент задержки 19, группу управляющих выходов 20 блока синхронизации 8.

Информационные входы 1 устройства подключены к информационным входам сдвигового регистра 2, выход младшего разряда которого соединен с первыми входами элементов И группы 3 и входом разрешения первого сумматора И, Вторые входы элементов И группы 3 подключены к выходам второго сумматора 5, на входы операндов которого поступают сигналы с выходов перaoro 6 и второго 7 регистров. Выходы второго сумматора 5 подключены также к информационным входам второго регистра

7, выходы которого соединены с информационными входами первого регистра 6, Выходы элементов И группы 3 соединены с соответствующими входами слагаемого первого сумматора И, информационные выходы которого подклю <ены ка входам схемы сравнения с нулем 9и являются информационными выходами 12 устройства. Блок синхронизации 8 имеет пять управляющих выходов, которые подключены соответственно: первый управляющий выход- ко входам начальной установки сдвигового регистра 2, первого 6 и второго 7 регистров и ко входам сброса первого 4 и второго 5 сумматоров; второй управляющий выход — к тактовому входу второго сумматора 5; третий управляющий выход — к тактовому. входу первого сумматора 4 и входу разрешения записи первого регистра 6; четвертый управляющий выход — ко входу разрешения сдвига сдвигового регистра 2 и входу разрешения записи второго регистра 7; пятый

55 управляющий выход — к выходу готовности

11 устройства.

Управляющий вход 10 устройства соединен со входом блока синхронизации 8.

Выход схемы сравнения с нулем 9 является контрольным выходом 13 устройства, Сдвигающий регистр 2 предназначен для хранения исходного контролируемого кода "золотой" пропорции натурального числа. Второй сумматор 5, первый 6 и второй 7 регистры предназначены для последовательнога генерирования кодовых эквивалентов весов разрядов F-кода, начиная с младших разрядов, При этом старший разряд регистров 6, 7 является знаковым, а второй сумматор 5 является алгебраическим сумматором двоичных кодов, Группа 3 элементов И предназначена для коммутации на первый сумматор 4 сгенерированных кодовых эквивалентов в случае, если в соответствующем разряде исходного кода "золотой" пропорции логическая единица.

Первый сумматор 4 предназначен для алгебраического суммирования кодовых эквивалентов с целью определения суммы весов единичных разрядов и является накапливающим алгебраическим сумматорам двоичных кодов. При этом в зависимости от значения старшего знакового разряда кодовых эквивалентов сумматорами 4, 5 выполняются операции сложения или вычитания кодовых эквивалентов.

Блок сравнения 9 предназначен для сравнения алгебраической суммы кодовых эквивалентов весов единичных разрядов контролируемого исходного кода с нулевым кодом, Блок синхронизации 8 может быть реализован по схеме, приведенной на фиг. 2. В этом случае управляющий вход 10 устройства соединен через элемент задержки 19 с первым входом элемента И 15, второй вход которого соединен с выходам генератора импульсов 14, выход элемента И 15 соединен с тактовым входом счетчика 16, выходы двух младших разрядов которого подключены к входам дешифратора 17, второй, третий и четвертый выходы которого соединены с группой 20 управляющих выходов блока синхронизации 8 и являются вторым, третьим и четвертым управляющими выходами блока синхронизации. Вход 10устройства соединен через одновибратор 18 со входом начальной установки счетчика 16, инверсный выход равенства 4К которого, где К-разрядность исходного кода, соединен с третьим входом элемента И 15 и с выходом готовности 11 устройства, который является пятым уравняющим выходом бло1835606

15 зом, 20

30

40 ка синхронизации 8. Выход одновибратора

18 подключен к первому управляющему выходу блока синхронизации 8 и является одним их выходов 20 блока 8.

Устройство работает следующим обраПо приходу сигнала единичного уровня на вход 10, одновибратором 18 блока 8 формируется короткий импульс, устанавливающий счетчик 16 блока 7 и сумматоры 4, 5 устройства в нулевое состояние. Одновременна в сдвигающий регистр 2 заносится контролируемый код, s первый регистр 6 записывается кодовый эквивалент веса (i—

3)-го разряда, где i-младший разряд контролируемого кода. Во второй регистр 7 записывается кодовый эквивалент веса (i—

2)-ro разряда.

Например, при разрядности контролируемого кода К=З, младший вес исходного кода равен 2. В таком случае в регистр 6 запишется кодовый эквивалент 5, а в регистр кодовый эквивалент — 8

Вес F-кода Двоичный кодовый эквивалент

2 00010

-3 10011

5 00101

-8 11000 где старший разряд кодовых эквивалентов определяет знак веса в F-коде.

На первом выходе дешифратара 17 в начальном состоянии логическая "1", на остальных — "О", Через время задержки элементом 19 блока 8, соответствующее времени, необходимого для начальной установкой устройства, единичный сигнал са входа 10 разрешает прохождение тактовых сигналов с генератора 14 через элемент И

15 на счетчик 16. По первому тактовому импульсу на втором выходе дешифратора 17 (второй управляющий выход блока синхронизации 8) устанавливается единичный сигнал (на остальных выходах "0"), поступающий на тактовый вход второго сумматора

5. При этом происходит сложение кодацых эквивалентов, записанных в регистры 6, 7, Таким образом, на выходе сумматора 5 будет сформирован кодовый эквивалент веса (i-1)-го разряда, т.е. для К=8 число (-3), соответствующий весу младшего разряда сдвинутого на один разряд исходного кода.

По второму тактовому импульсу генератора 14 единичный сигнал формируется на третьем выходе дешифратора 17 (третий управляющий выход блока 8), по которому происходит суммирование значение первого сумматора 4 со сформированным вторым сумматором 5 кодов в случае, если в i-ом разряде исходного контролируемого кода

1. Таким образам, осуществляется суммирование весов единичных разрядов исходного кода, сдвиг которого на один разряд ь. сторону младших разрядов реализован путем смещения в сторону младших разрядов начальных значений весов Г-кода. Одновременно с суммированием нэ сумматоре 4 происходит перезапись значения кода са второго регистра 7 в первый регистр 6.

По третьему тактовому импульсу единичный сигнал формируется на четвертом выходе дешифрэтарэ 17 (четвертый управляющий выход блока 8), по которому осуществляется сдвиг на один разряд в сторону младших разрядов контролируемого кода в регистре 2 и перезапись значения на выходах второго сумматора 5 ва второй регистр

7. Дальнейшая работа устрайс-.ва происходит аналогично вышеописанному и состоит из трех разделенных во времени операций: первой — суммирование значений регистров

6, 7 на сумматоре 5, второй — суммирование значения сумматора 4 са сформированным на предыдущей операции кадом в случае, если на выходе сдвигающега регистра 2 "логическая единица", и перезапись значения регистра 7 в регистр 6, третьей — перезаписи значения сумматора 5 в регистр 7 и сдвиг содержимого регистра 2.

Работа устройства продолжается до тех пар, пока не произойдет сдвиг всех разрядов исхаднага кода. При этом на выходе равенства -К счетчика 16 блока 8 (выход готовности 11 устройства) сформируется сигнал, запрещающий прохождение тактовых импульсов с генератора 14 через элемент И

15 и свидетельствующий аб окончании работы устройства. На выходе 13 блока сравнения 9 будет и ри этом сформирован сигнал результата контроля. Сигнал несравнения суммы весов сдвинутого на один разряд исходного контролируемого кода с нулевым кодом свидетельствует о наличии ошибки.

В режиме преобразования кода устройства работает аналогично прототипу, при этом в регистры 6 и 7 при начальной установке загружаются кодовые эквиваленты весов (i — 2)-го и (i — 1)-го разрядов преобразуемаго кода. где! — младший разряд преобразуемого кода, Таким образом, введенные узлы и связи позволяют расширить функциональные возможности прототипа, заключающиеся в обеспечении контроля кода "золотой" пропорции. что и определяет положительный эффект.

Формула изобретения

Устройство для обработки избыточного кода, содержащее сдвиговь;й регистр, группу =ëåìåíòîâ И. первый и второй суммато1835606

Составитель А. Стахов

Техред М.Моргентал Корректор M. Андрушенко

Редактор

Заказ 2985 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 г ры, первый и второй регистры и блок синхронизации, причем информационный вход устройства соединен с информационным входом сдвигового регистра, выход младшего разряда которого соединен с первыми входами элементов И группы, вторые входы которых соединены с выходами соответствующих разрядов второго сумматора и входами соответствующих разрядов второго регистра, выходы первого и второго регистров соединены с входами соответствующих слагаемых второго сумматора, выходы элементов И группы соединены с соответствующими информационными входами группы входов первого сумматора, выход которого является информационным выходом устройства, вход запуска которого соединен с входам блока синхронизации, выходы которого с первого по пятый соединены соответственно: первый — с входами сброса первого и второго сумматоров и входами начальной установки сдвигоsoro регистра, первого и второго регистров, второй — с тактовым входом второго сумматора, третий — с входом разрешения записи первого регистра, четвертый — с входом раз5 решения сдвига сдвигового регистра, пятый — с выходом готовности устройства, о тл и ч а ю щ е е с я тем, что, с. целью расширения классов решаемых задач за счет контроля кода "золотой" пропорции, оно t0 содержит схему сравнения с нулем. причем выход второго регистра соединен с информационным входом первого регистра, выход младшего разряда сдвигового регистра соединен с входом разрешения первого

15 сумматора, выход которого соединен с входом схемы сравнения с нулем, выход которой является контрольным выходом устройства, третий выход блока синхронизации соединен с тактовым входом первого

20 сумматора, четвертый выход блока синхронизации соединен с входом разрешения записи второго регистра.