Устройство для исправления ошибок 2-кодов фибоначчи

 

Изобретение относится к вычислительной технике и может быть использовано для исправления ошибок. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что устройство дополнительно содержит с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и соответствующие связи. Предложен ное устройство может быть использовано для построения высоконадежных электронных устройств хранения и обработки информации в системах с высокими требованиями по достоверности , а также может быть использовано в системах с высоким уровнем помех. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 M 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4832379/24 (22) 30.05,90 (46) 23.05.93. Бюл. М 19 (72) А,В.Ткаченко и Н,Ф.Григорьев (56) Стахов А.П. Введение в алгоритмическую теорию измерения, — M.: Сов. радио, 1977, с. 148, р. 38.

Авторское свидетельство СССР

hb 1361554, кл. G 06 F 11/00, Н 03 М 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ

ОШИБОК 2-КОДОВ ФИБОНАЧЧИ

Изобретение относится к вычислительной технике и может быть использовано для, исправления ошибок фибоначчиевых 2-кодов.

Цель иаобретения — повышение быстродействия.

Поставленная цель достигается тем, что для случая р=2 и 0=8, устройство, содержащее с первого по восьмой элементы И, первый и второй элементы ИЛИ, причем выходы второго и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы пятого и шестого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ дополнительно сот держит с первого по четвертый элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход группы устройства соединен с первыми входами с первого по третий элементы И и является первым выходом группы устройства, второй вход группы которого соединен со вторым входом первого элемента И, с первыми входами первого элемента ИСК„„БЦ„„1817248 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для исправления ошибок. Цель изобретения — повышение быстродействия устройства, Поставленнаяая цель достигается тем, что устройство дополнительно содержит с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ и соответствующие связи. Предложенное устройство может быть использовано для построения высоконадежных электронных устройств хранения и обработки информации в системах с высокими требованиями по достоверности, а также может быть использовано в системах с высоким уровнем помех. 1 ил.

ЛЮЧАЮЩЕЕ ИЛИ и с четвертого по шестой элементов И, третий вход группы устройства соединен со вторыми входами со второго по четвертый элементов И, с первыми входами второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, седьмого и восьмого элементов И, четвертый вход группы устройства соединен с третьими входами первого и второго элементов И, со вторыми входами с пятого по седьмой элементов И, с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, пятый вход группы устройства соединен с третьими входами с третьего по пятый элементов И, со вторым входом восьмого элемента И и с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы, с первого по четвертый, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно со второго по пятый выходами группы устройства, шестой вход группы которого соединен с третьими входами с шестого по восьмой элементов И и является шестым выходом группы устройства, выходы четвертого и седьмого элементов И соединены со1817248 ответственно с третьими входами первого и второго элементов ИЛИ, выходы первого элемента И, первого и второго элементов

ИЛИ, восьмого элемента И соединены соответственно со вторыми входами с первого по четвертый элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ.

Любое натуральное число в и-разрядном фибоначчиевом р-коде представляется в виде многочлена

n — 1

А =Д as ($) (1) где а$ {0,1) рр($)-р — число Фибоначчи (р = 0,1,...)

0 при п<0

rp ($) = 1 при n=0 д,($-1) + д, (S-р-1) при n > 0

МетоД исправления ошибок в S-м разряде описывается булевой функцией:

1 (s) = a(S-p+l)a(S)a($+J) (2) где a(S) двоичный коэффициент S-ro разряда; (s) единичный сигнал исправления ошибки типа переход "0" в "1"

i = О,...р-1; J = i+1,...р

Сущность изобретения заключается в реализации формулы (2) для р = 2 и n = 8.

Следует отметить, что так как р-младших разряда кода не обрабатываются устройством, то два младших разряда кода из устройства исключены.

На чертеже изображена схема предлагаемого устройства.

Предлагаемое устройство содержит трехвходовые элементы И 1.1 — 1.8, элементы ИЛИ 2.1, 2.2, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3,1 — 3,4, информационные входы

И и информационные выходы 5. Трехвходовые элементы И 1.1-1.8 предназначены для формирования сигналов исправления ошибок, а элементы ИЛ И 2.1, 2,2 предназначены для объединения этих сигналов. Элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ 3,1 — 3.4 предназначены для исправления возникших ошибок на входах 4 и формирования верной кодовой комбинации на выходах 5 устройства.

Введенные элементы удовлетворяют критерию "существенные отличия".

Устройство работает следующим образом, Предположим, что на вход устройства подано представление числа 5 в 2 — коде

Фибоначчи-00100100. Эта комбинация, поступая на соответствующие входы элементов И 1.1 — 1.8 ни в одном случае не дает на выходе элементов И единичного потейциала, т,е. "О" через элементы ИЛИ 2.1, 2,2 и непосредственно с выходов элементов И

1.1, 1.8 поступает на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6.1-6.4, на вторые входы которых подаются потенциалы контролируемого кода, которые в этом случае проходят на выход устройства без изменений. Предположим, что в четвертом разряде произошел сбой типа переход "О" в

"1" и кодовая комбинация приняла вид

00110100. В этом случае сработает элемент

И 1.1., т.к. на все его входы поданы единич10 ные потенциалы соответственно третьего, шестого и четвертого разрядов, Единичный потенциал с выхода элемента И 1.1 поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3.1, на второй вход которого

15 поступает "1" искаженного четвертого разряда. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3.1 появится нулевой потенциал, который и пройдет на выход устройства, исправив таким образом возникшую ошибку.

20 Аналогично исправляется и сбой в пятом разряде. В этом случае срабатывает элемент И 1,2 и "1" через элемент ИЛИ 2.1 поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3.2, где и исправляет возникшую ошибку пятого разряда. Если же контролируемая кодовая комбинация имела вид 00100010, то сбой пятого разряда вызовет срабатывание элемента И 1.3 и далее аналогично через элемент ИЛИ 2.1 срабаты30 вание элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3.2.

Точно также будет исправлен сбой пятого разряда в случае кодовой комбинации

00010010, только в этот раз срабатывает элемент И 1.4.

35 Таким образом, предложенное устройство полностью сохраняет способность известного устройства исправлять часть однократных ошибок типа переход "О" в "1".

Повышение быстродействия достигается за

40 счет уменьшения количества промежуточных элементов.

Предложенное устройство может быть использовано для построения высоконадежных электронных устройств хранения и

45 обработки информации в системах с высокими требованиями по достоверности, а также может быть использовано в системах с высоким уровнем помех.

Формула изобретения

50 Устройство для исправления ошибок 2кодов Фибоначчи, содержащее с первого по восьмой элементы И, первый и второй элементы ИЛИ, причем выходы второго и третьего элементов И соединены соответственно с

55 первым и вторым входами первого элемента

ИЛИ, выходы пятого и шестого элементов И вЂ” соответственно с первым и вторым входами второго элемента ИЛИ. о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит с первого по четвертый

1817248

Составитель А.Ткаченко

Редактор О.Стенина Техред М.Моргентал Корректор М.Петрова

Заказ 1731 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход группы устройства соединен с первыми входами с первого по третий элементов И и является первым входом группы устройства, второй вход группы которого 5 соединен с вторым входом первого элемента И, с первыми входами первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и с четвертого по шестой элементов И, третий. вход группы устройства соединен с вторыми входами с 10 второго по четвертый элементов И, с первыми входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, седьмого и восьмого элементов

И, четвертый вход группы устройства соединен с третьими входами первого и второго 15 элементов И, с вторыми входами с пятого по седьмой элементов И, с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, пятый вход группы устройства соединен с

30 !

1 третьими входами с третьего по пятый элементов И, с вторым входом восьмого элемента И и с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы с первого по четвертый элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно с второго по пятый выходами группы устройства, шестой вход группы которого соединен с третьими входами с шестого по восьмой элементов И и является шестым выходом группы устройства, выходы четвертого и седьмого элементов

И соединены соответственно с третьими входами первого и второго элементов И, выходы первого элемента И, первого и второго элементов ИЛИ, восьмого элемента И соединены соответственно с вторыми входами с первого по четвертый элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ.