Непосредственный преобразователь частоты

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 02 М 5/27

ННОЕ ПАТЕНТНОЕ

CCP

1) 4865736/07

2) 04.07.90

6) 30.08.93. Бюл. Q 32

1) Рижский технический университет

2) И, В.Авкштоль, Я.П.Грейвулис

С.С.Петров

6) Джюджи Л., Пелли Б. Силовые полупроодниковые преобразователи частоты. нергоиздат, 1983„с.255, 311.

Авторское свидетельство СССР

1534690, кл. Н 02 M 5/27, 1988, Авторское свидетельство СССР

746834,кл.Н 02 M 5/27, 1978.

Авторское свидетельство СССР

758460, кл. Н 02 М 5/27,1978.

4) НЕПОСРЕДСТВЕННЫЙ ПРЕОБРАЗОАТЕЛЬ ЧАСТОТЫ

7) Использование: в преобразовательной ехнике для питания электроприводов. Сущость изобретения: устройство содержит агрузку, оба полюса которой подключены к

Изобретение относится к преобразоваельной технике и может использоваться ля питания электропривода.

Цель изобретения — повышение надежости.

Цель достигается тем, что в непосредстенный преобразователь частоты, содержаий трансформатор, вторичная сторона оторого снабжена дополнительными отайками, блок полностью управляемых клюей переменного тока с усилителями— ормирователями сигналов, распределиель управляющих сигналов, эадатчик часоты, причем - начала, конць и ополнительные отпайки вторичных фазных обмоток трансформатора, а также выходные выводы подключены к блоку ключей, управ. Ы2„„1837377 А1 началам, концам и дополнительным отпайкам вторичных обмоток согласующего трансформатора посредством блока управляемых ключей. Последовательность подключения задает распределитель управляющих сигналов. Предварительным выбором расположения дополнительных отпаек обеспечено равенство амплитуд и одинаковый фазовый сдвиг синусоид подключаемого к нагрузке напряжения: Задатчик амплитуды, связанный с распределителем, задает наиболее удаленную от общей точки соединенных в звезду вторичных обмоток отпайку из используемых при формировании выходного напряжения, Дополнительно введенный между задатчиком частоты и распределителем управляемый делитель частоты обеспечивает неизменность выходной частоты преобразователя при изменении сигнала задатчика, также связанного с делителем. 4 ил. ляющие входы которого связаны с распределителем управляющих сигналов. подсоединенным к эадатчику частоты, дополнительно введены эадатчик амплитуды и управляемый делитель частоты. При этом через последний подключены к распределителю управляющих сигналов оба задатчика, а задатчик амплитуды связан со входом распределителя также и непосредственно, Вывод первичной стороны трансформатора образуют входные выводы преобразователя, Вторичная сторона соединена в звезду, а число витков между общей точкой вгоричных фаэных обмоток и I-й дополнительной отпайкой e i5рано авным

Ю/i =М;-1 +W< +2 И/ь1 Ф cos (т/m ), 1837377 где 1 - 2, 3, 4 ... — номер дополнительной отпайки; В/1, М/ь1 — число витков между концом фазной обмотки (общей точкой вторичных обмоток) и соответственно первой дополнительной отпайкой и предыдущей дополнительной отпайкой; m — число фаэ согласующего трансформатора (m > 2, если число фаз таково, что вектор одного фазного напряжения совпадает с вектором другого противофазного напряжения, то в формулу подставляют m/2), При этом из ключей, связанных одним полюсом с выводами фазных обмоток трансформатора, образованы m фазных групп путем объединения их вторых полюсов пофазно, а каждый выходной вывод с помощью ключей, образующих две нагруэочные группы, подключен к общей точке каждой фазной группы. Задатчик частоты включает в себя задающий генератор, два делителя частоты и запоминающую ячейку.

Три первых устройства соединены последовательно, Запоминающая ячейка подключена к управляющему входу первого делителя, и вместе со вторым делителем — к распределителю управляющих сигналов.

Выход первого делителя связан также с дополнительно введенным управляемым делителем частоты, управляющий вход которого подсоединен к задатчику амплитуды. B распределитель управляющих сигналов в качестве входных устройств включены три реверсивных сдвиговых регистра, при этом первый и третий включены по кольцевой схеме, тактирующий вход первого связан с задатчиком частоты, а в двух других— с дополнительным управляемым делителем частоты. Регистры имеют соответственно

2Пi ВЫХОДОВ Х1, Х2, ..., Х2пi ПЕРВЫЙ, (2,-1) BblXOДов У1 у2 ", У2п-1 втОрОй и (2п-2) ВыхОДОВ х1

Z2, ..., Z2n-2 тРЕтИй, ГДЕ П вЂ” ЧИСЛО ДОСТУПНЫХ точек на каждой вторичной фазной обмотке.

Входы предварительной установки первого регистра соединены с запоминающей ячейкой задатчика частоты, второго — с задатчиком амплитуды, а их управляющие входы соответственно первого — с запоминающей ячейкой, второго и третьего — с нечетными выходами первого регистра через элемент ИЛИ. Выходное устройство распределителя управляющих сигналов представляет собой логический блок, входы которого подключены ко всем выходам названных выше регистров, а выходы связаны с блоком ключей, а именно, с ключами фазных rpynn выходы F1,1, F1.2, ..., F1,n, F2,1, F2,2

„„F2ni „, Fm1, Fm2 Fmn и С клвчами

НаГруЗОЧНЫХ ГруПП ВЫХОДЫ L1,1, L2,1...„Lm,1, 1.1,2 L2,2, Lm.2 И ВЫХОДНЫМИ СИГНапаМИ описывается следующими выражениями: . -1,1 = Х1 + X2m, L2,1 = X2m-1 + X2m-2 " Lm,1

=х2+хз:

1-1.2 = Xm + Xm+1, 1-2,2 = Xm-1 + Xm-2, „., Lm,2

Xm+2 + Ха+3;

F1,1 =- L1,1(ó1+ У2 -1) + 01,2.х1, F12- 1.1,1(у2

+ У2п-2) + !1,2(22 + 22п-2) ". F1,n = L1,1,1I n +

+L1,2.хп, Р2,1 = L2,1(У1 + У2п-1) + 1-2,2.Х1, F2,2 =

1-2 1(У2 + y2n-2) + L2,2(Z2 + Z2n-2), ", F2,n =

= -2,1 Уп + -2.2 Хп

Fm,1 = Lm,1(У1 + У2п-1) + Ьп,2 Z1, Fm,2

=Lm,1(Ó2 + У2п-2) + Lm,2(Õ2 +X2n-2)..., Fm,п = (-в,1 Уп + Ьп,2 zï.

В настоящее время не известен непосредственный преобразователь частоты, расположение дополнительных отпаек на вторичной стороне согласующего трансформатора в котором выбрано в соответствии с приведенным выше правилом, в систему управления введен задатчик амплитуды, который подключается также к распределителю управляющих сигналов непосредственно, а также через дополнительный управляемый делитель частоты, введенный между задатчиком частоты и упомянутым распределителем сигналов.

На фиг. 1 показана блок-схема предлагаемого непосредственного преобразователя частоты при подключении его к 3-фазной сети и 2-X дополнительных отпайках на фаэных обмотках вторичной стороны трансформатора; на фиг. 2 — блок-схема распределителя управляющих сигналов, эадатчика амплитуды, эадатчика частоты, уп5 равляемого делителя частоты; на фиг. 3— временные диаграммы работы распределителя управляющих сигналов; на фиг. 4 —. временная диаграмма формирования выходного напряжения при максимальной амплитуде образующих синусоид.

Непосредственный преобразователь (фиг. 1) подключен к питающей сети через трансформатор 1, начала, концы и дополнительные отпайки вторичных обмоток которого через блок управления ключей 2 соединяется с обоими полюсами нагрузки 3.

С блоком 2 связан распределитель управляющих сигналов 4, входы которого соединены с задатчиком амплитуды 5, а также эадатчиком частоты 6 через управляемый делитель частоты 7. Управляющий вход по.. следнего подключен к задатчику 5.

Расг1ределитель управляющих сигналов

4 поочередно подключает к полюсам нагрузки образующие синусоид напряжения. Последние формируют иэ одной или двух синусоид напряжения, сопровождающих или находящихся в противофазе к фазным напряжениям сети. Изменением амплитуды фазных (противо-фазных) синусоид напря1837377 ения при подключении к нагрузке отпаек азных-обмоток трансформатора формирут выходную синусоиду напряжения, Предарительный выбор положения отпаек беспечивает неизменность амплитуды обазующих синусоид и постоянный угол фаоеого сдвига между ними, что необходимо ля снижения коэффициента гармоник. Еси выходная частота больше (меньше) частоы сети, то каждая вновь подключаемая к агрузке синусоида напряжения опережает отстает) предыдущую. При максимальной мплитуде образующих синусоид и выходой частоте большей частоты сети распреелитель 4 поочередно включает ледующие управляемые ключи блока 2; 20—

1 — 24 — 12, 20 — 10 — 24 — 13, 20 — 9 — 24 — 14, 22—

6 — 24 — 15, 22-17 — 24 — 14, 22-18-24-13, 2-19 — 23-8, 22-18-23 — 9, 22 — 17 — 23 — 10, 21г

2 — 23 — 11, 21 — 13 — 23 — 10, 21-14 — 23 — 9, 21—

15-25-16, 21-14 — 25 — 17, 21-13 — 25-18, 0-8 — 25-19, 20 — 9-25 — 18, 20-10 — 25 — 17, 20—

11-24-12, ..., При этом выходное напряжеие формируется из участков 18 синусоид, фазовый сдвиг между которыми 20 эл. град, Если выходная частота меньше частоты сеи, а амплитуда максимальна, то поочередно включают ключи 20 — 11 — 25-16, 20 — 10 — 25-17, 20 — 9 — 25 — 18, 20 — 12 — 25-.19, 21-13 — 25-18, 21 — 14 — 25-17, 21-15-23-8, 211 — 14 — 23 — 9, 21-13 — 23-10, 22 — 16-23-11, 22-17 — 23 — 10, 22 — 18 — 23 — 9, 22-19 — 24-12, 22-18-24 — 13, 22 — 17 — 24 — 14, 20 — 8 — 24 — 15, 20 — 9-24 — 14, 20-10 — 24-13, 20-11-25 — 16 ...

Выходное напряжение формируется из участков тех 18 образующих синусоид, но подключаемых s обратном порядке.

Если выходная частота больше частоты сети, но амплитуда образующих синусоид снижена, то поочередно включаются ключи

20-10 — 24 — 12, 20 — 9 — 24-13, 22-16-24 — 14, 22-17-24 — 13, 22-18-23-8, 22 — 17-23 — 9, 2112 — 23-10, 21-13-23-9, 21 — 14 — 25 — 16, 2113-25-17. 20 — 8-25-18, 20 — 9 — 25-17, 20-10-24 — 12„. Выходное напряжение формируется из участков 12 синусоид с фазо(вым сдвигом 30 эл. град.

Одновременно с изменением амплитуды образующих синусоид изменяется фазовый сдвиг между ними. Чтобы сохранить и ри этом постоя нную выходную частоту, нужно изменить частоту коммутаций управляемых ключей 8...25.. Эти функции выполняет управляемый делитель частоты 7, включенный между задатчиком частоты 6 и распределителем управляющих сигналов 4.

Управляющий вход делителя 7 связан с задатчиком амплитуды 5, Задатчики 5 и 6 связаны с внешними утсройствами, которые ,,устанавливают. определенный закон изменения амплитуды и частоты (например, поддержание равенства отношения амплитудачастота). Возможно и независимое регулирование амплитуды и частоты.

5 Если преобразователь частоты должен обеспечить широкий набор выходных частот и амплитуд, то наиболее просто задатчики, управляемый делитель частоты и распределитель управляющих сигналов ре10 ализуются на основе программируемого устройства, Пример выполнения блоков 4...7 дан на фиг. 2. Задатчик амплитуды 5 — запоминающая ячейка, в которой хранится информа15 ция о заданной внешними устройствами амплитуде образующих синусоид. Задатчик частоты состоит из задающего генератора

26, на выходе которого включен управляемый делитель частоты 27. Выход последнего

20 подлключен ко входам неуправляемого делителя частоты 28 и дополнительного упавляемого делителя частоты 7. При этом управляющий вход делителя 27 связан с запоминающей ячейкой 29. Входными устрой25 ствами распределителя управляющих сигналов 4 являются реверсивные регистры

30...32, причем первый и третий включены по кольцевой схеме. Тактирующий вход регистра 30 связан с делителем частоты 28, а

30 двух других регистров — cделителем частоты

7. Входы предварительной установки регистра. 30 соединены с запоминающей ячейкой 29, второго регистра — с задатчиком амплитуды 5. Входы, управляющие направ35 лением сдвига этих регистров, связаны соответственно регистра 31 с запоминающей ячейкой 29. регистров 32, 33 с нечетными выходами .регистра 31 через элемент ИЛИ

33. Регистр 30 имеет шесть выходов (удво40 енное число фаз на входе): x>...хв, Регистр 31 имеет семь выходов (удвоенное число доступных тбчек на одной вторичной обмотке трансформатора минус единица): y>...ут. Регистр 32 имеет шесть выходов (на один

45 меньше, чем регистр 31): к1...хв. Все выходы регистров 30...31 связаны с логическим блоком 34. Выходы последнего подают управляющий сигналы на усилители-формтрователи блока управляемых. ключей 2. При этом ключи

50 первой нагрузочной группы 20...22 соединены с выходами Е1,1, 2,1, L3,1 соответс1 венно.

Ключи второй нагрузочной группы 23...25— с выходами L1,2е L2,2, L3,2 соответственно.

- Ключи первой фазной группы 8...11 и второй

55 фазной группы 12...15 соответственно с выходами Fi,i, Г1,2, F t,з, F1,4 и F2,1, F2,2, F2.3, F2,4.

Ключи третьей фазной группы 16...19 с выходами F3,1 F3,2 Р3,3, F3,4, Задагчик частоты 6 работает следующим образом. Задающий генератор 26 вы1837377

20 рэбатывает сигналы неизменной частоты.

Переменный коэффициент деления частоты делителя 27 задается сигналом от запоминающей ячейки 29, Частота на выходе управляемого делителя 27 есть частота коммутаций ключей в блоке управляемых ключей 2 при максимальной амплитуде образующих синусоид, Неуправляемый делитель 28 задаст частоту коммутации в нагрузочных группах ключей, которая кратна частоте на выходе делителя 27.

Если амплитуды образующих синусоид меньше максимальной, то дополнительный управляемый делитель частоты 7 снизит частоту коммутаций в блоке управляемых ключей 2 пропорционально увеличению угла сдвига фаз между образующими синусоидами, что рассчитывается заранее. При этом выходная частота преобразователя не изменится, Распределитель управляющих сигналов

4 действует следующим образом, Режим работы распределителя 4 предварительно устанавливают сигналы от внешних устройств и запоминающей ячейки

29.

Если выходная частота меньше входной, то первоначально появляется сигнал на выходе х6 регистра 30. С поступлением каждого очередного импульса от задатчика частоты 6 (неуправляемого делителя 28) сигналы поочередно появляются нэ выходах х5, х4, х3, х2, х „xs и т,д, Если выходная частота больше входной, то первоначально сигнал устанавливается на выходе х1 и далее поочередно х2, хэ, х4, xs, х6, х1 и т.д.

Если амплитуда выходного напряжения максимальна, то первоначально устанавливается выходной сигнал у4 на выходе регистра 31. С поступлением каждого очередного сигнала от дополнительного управляемого делителя 7 сигнала будут nooseредно появляться на выходах с меньшим порядковым номером (уз, у2, у1), если есть сигнал на нечетном выходе регистра 30 (х1, х3, х5): управление осуществляется через элемент ИЛИ 33, входами связанный с нечетными выходами регистра ЗО, В противном случае поочередно будут появляться сигналы с большим порядковым номером (у1, у6, у7). При изменении сигнала на выходе элемента ИЛИ 33 изменяется на противоположное направление перехода сигнала на выходах регистра 31, Если амплитуда сигнала понижена на одну ступень — наиболее удаленная от общей точки вторичных фазных обмоток трансформатора отпайки не подключается к нагрузке — и выходная частота больше (меньше) входной, то первона25

55 чально устанавливается сигнал УЗ (у5), если амплитуда для рассматриваемого примера реализации минимальна, то первоначально устанавливается сигнал y2(ys), В регистре 32 первоначально устанавливается выходной сигнал z1. Если есть сигнал на нечетном выходе регистра 30, то по сигналам от дополнительного управляемого делителя частоты 7 будут поочередно появляться сигналы z2, z3, z4. Если сигнал на нечетных выходах регистра ЗО отсутствует, то появляются поочередно сигналы zs, zs, z4.

При изменении сигнала на выходе элемента

ИЛИ 33 направление перехода сигналов на выходах регистра 32 изменяется на противоположное.

Логический блок 34 осуществляет следующую связь между выходными и входными сигналами: -1,1 = х1 + х6, -2,1 = x4 + x5, L3,1 = х2 + xÇ, L12 = хЗ + х4, L22 = х1+ х2, 1 32 = x5 + x6;

F1,1 = 1 1, 1(У1 + У7) + L1,2,х1, Г1,2 = L1.1(у2 +

+У6) + L1,2(z2+ 6), Г1,3 = L1,1(УЗ+ ys) + L12(Z3+

+z5) = Г1,4 = 1-1,1 У4 + L1,2 х4;

F2,1 = L2,1(y1 + У7) + 1-2.2-z1 Г2.2 -2.1(У2 +

+y6) + L2,2(z2 + 26), F2,3 = L2,1(УЗ + У5) L2,2(хЗ +

+zS), F2,4 = L2,1 y4 + -2.2.z4;

F3,1= 1-3,1(У1+У7)+ L32.z1 F3,2 -3.1(У2+ У6)

+ L3,2(x2+ z6) Гз.з- L3,1(y3+ У5)+ 1-2,3(z3+ 25)

Г3,4 L3,1,У4 + L3,2 z4

Временные диаграммы работы блоков распределителя управляющих сигналов 4 показаны на фиг. 3; фиг. За и фиг, Зб— выходная частота больше входной, фиг, Çe— выходная частота меньше входной; фиг. За и фиг, Зв — максимальная амплитуда выходного напряжения; фиг. Зб — амплитуда выходного напряжения на одну ступень.

Формула изобретения

Непосредственный преобразователь частоты, содержащий трансформатор, обмотки вторичной стороны которого имеют дополнительные отпайки, блок полностью управляемых ключей переменного тока с усилителями-формирователями сигналов, распределитель управляющих сигналов, задатчик частоты, причем начала, концы и дополнительные отпайки фазных обмоток вторичной стороны трансформатора, а также выходные выводы подключены к блоку ключей, управляющие входы которого подсоединены к распределителю управляющих сигналов, связанному с задатчиком частоты, отличающийся тем, что, с целью увеличения надежности, выводы обмоток первичной стороны трансформатора образуют входные выводы преобразователя. а обмотки вторичной стороны соединены в звезду. число витков между общей гочкой

1837377

10 торичных фазных обмоток и i-й отпайкой авно

Wl =4йи +1И1 +2 Ю/ -1 W1 cos (л/л1 ), де l 2, 3, 4 ... — номер отпайки, W1, В/-1— исло витков между концом фазной обмотки соответственно первой и предыдущей отайкой, m — число фаз трансформатора

m > 2), при этом часть ключей, связаных одним силовым выводом с выводаи фазных обмоток трансформатора, бразуют m фазных групп путем пофазного бьединения их вторых силовых выводов, а аждый выходной вывод с помощью ключей, бразующих две нагрузочные группы, подлючен к общей точке каждой фазной групы, задатчик частоты включает в себя адающий генератор, два делителя частоты запоминающую ячейку, причем три перых устройства соединены последователь, о, запоминающая ячейка подключена к правляющему входу первого делителя и вместе с вторым делителем — к распределиелю управляющих сигналов, а выход первого делителя связан также с дополнительно введенными управЛяемым делителем частоты, управляющий вход которого подсоединен к задатгику амплитуды,. а в распределитель управляющих сигналов в качестве входных устройств включены три реверсивных сдвиговых регистра, причем первый и третий включены по кольцевой схеме, тактирующий вход первого связан с задатчиком частоты, а двух других — с дополнительным делителем частоты, регистры

ИМЕЮТ СООтВЕтСтВЕННО 2п ВЫХОДОВ Х1, X2. „„

Х2п, ПЕрВЫй, (2п-1) ВЫХОДОВ у1, у2, "„У2п-1

Втарсй И (2„2) ВЫХОДОВ Zl, Z2, ..., Z2n-2 трвтИИ, где n — число доступных точек на каждой фазной обмотке, входы предварительной

5 установки первого регистра соединены с запоминающей ячейкой задатчика частоты, второго — с задатчиком амплитуды, а их управляющие входы соответственно первого— с запоминающей ячейкой, второго и третье10 ro — с нечетными выходами первого регистра через элемент ИЛИ, выходное устройство распределителя управляющих сигналов представляет собой логический блок, входы которого подключены к всем

15 выходам названных выше регистров, а выходе связаны с блоком ключей, а именно с ключами фазных группы выходы F11 Е1,2,,.„Fl,п, F2,1, 2,2, ..., F2,п, „„Fm,1, Fm,2, ..., Fm,n и с ключами нагрузочных группы выходы

20 (1,1, L2,1, ..., Lm,1, L1,2, L2,2, .... Lm,2. а осуществляемая логическим блоком связь между его выходными сигналами описывается следующими выражениями:

L1,1 = Х1 + Х2щ (-2,1 = Х(а-1) + X(m-2), ", )-е,1

25 = x2+ хз; (-1 2 = Xm + X(m+ 1), L2 2 = X(m-1) + Х(щ-2), .", Lm 2

= X(m+2) + X(m+3), F1,1 = (-1,1(У1 + У(2п-1)) + (-1,2.Х1; F1,2

=L1,1(y2 +. y(2n-2) + L1,2(22 + 2(2п-2)), „„Р1,п

30 =Ь,1.Уn+ L1,2.Ы

F2,1 = L2,1((у1 + у(2п-1)J + )-2,2.21: F2,2

=L2,1(y2 + y(2n-2) + L2,2(Z2 + Z(2n-2), „ 2,п

=L2,1(yï) + (-2,2 Xn, 35 Fm,1 = Lm.1(y1 + y(2n-1) + L2,m Х1; Fm,2

=Ьп.1(У2 + y(2n-2) + Lm,2(Z2 + Z(2n.2), "., Fm,n =

=Lm,1,yn + Ln2.Zn. 1837377

21

22

29

22

9

1д

71

12

1Я

14

Ф

317

1g

1.837377

1837377

Составитель И.Авкштоль

Техред М,Моргентал Корректор А.Козориз

Редактор С.Ходакова

Заказ 2870 Тираж Подписное

ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101