Устройство для контроля
Изобретение относится к системам автоматизированного контроля самолетной аппаратуры истребителя-перехватчика и может быть использовано для контроля параметров системы в процессе полета. Сущность изобретения состоит в том, что в предлагаемое устройство дополнительно введен элемент НЕ, подключенный входом к выходу второго элемента И, а выходом - к управляющему входу реверсивного счетчика. Технический результат, достигаемый использованием данного изобретения, состоит в повышении достоверности контроля. 3 ил. 
Предлагаемое изобретение относится к системам автоматизированного контроля самолетной аппаратуры истребителя-перехватчика и может быть применено для контроля ее параметров в процессе полета.
В настоящее время существует целый класс легких истребителей-перехватчиков с очень жесткими весовыми и габаритными органичениями, для которых необходимо обеспечить с высокой достоверностью контроль параметров аппаратуры в полете и индикацию этих параметров на индикаторе летчика при воздействии различных возмущающих факторов. В целом ряде случаев этот контроль должен осуществляться непрерывно, например контроль параметров датчиков информации, связанной с обеспечением безаварийного управления самолетом и решением ряда других задач.
По основному изобретению (авт. св. №1840542 кл. G06F 15/46) известно устройство для контроля (прототип), содержащее (фиг.1) датчики 1, выходы которых соединены с входами коммутатора 2, управляющий вход которого соединен с первым выходом блока управления 3, второй и третий выходы которого соединены с входами индикатора 4 и блока памяти 5, через который выход блока сравнения 6 соединен с входом индикатора 4, блок задания уставок 7, выход которого соединен с первым входом блока сравнения 6, генератор частоты 8, генератор опорных фаз 9, причем выход коммутатора 2 через соединенные последовательно первый триггер 10, первый элемент И 11, счетчик 12, вычитатель 13, синусно-косинусный преобразователь 14, сумматор 15 и узел извлечения корня 16 соединен с вторым входом блока сравнения 6, четвертый выход блока управления 3 соединен с входами первого триггера 10 и счетчика 12, пятый выход блока управления 3 соединен с вторым входом сумматора 15, шестой выход блока управления 3 через генератор опорных фаз 9 соединен с входом вычитателя 13, выход генератора частоты 8 соединен с вторым входом первого элемента И 11, a блок управления содержит генератор 17, счетчик 18 и первый и второй регистры сдвига 19, 20, причем выход генератора 17 соединен с входом первого регистра сдвига 19 и через второй регистр сдвига 20 с четвертый и шестым выходом блока управления 3, выходы первого регистра сдвига 19 соединены с вторым, третьим и пятым выходом блока управления 3 и через счетчик 18 с первым выходом блока управления 3, выходы второго регистра сдвига 20 соединены с входами реверсивного счетчика 21, второго 22 и третьего 23 триггеров, второго 24, третьего 25 и четвертого 26 элементов И с третьего регистра сдвига 27, выход которого через соединенные последовательно второй элемент И 24 и четвертый триггер 28 соединен с входами третьего 25, четвертого 26, пятого 29 и шестого 30 элементов И, выход первого регистра сдвига 19 через пятый триггер 31 соединен с входами пятого 29 и шестого 30 элементов И, выходы которых, реверсивного счетчика 21, первого 32 и второго 33 элементов ИЛИ соединены с входами сумматора, выходы второго триггера 22 и третьего элемента И 25 соединены с входами первого элемента ИЛИ 32, выходы третьего триггера 23 и четвертого элемента И 26 соединены с входами второго элемента ИЛИ 33.
Недостатком известного устройства являются недостаточно высокие эксплуатационные характеристики и достоверность контроля при внешних воздействиях в виде изменения температуры, шумов и т.д., обусловленные возможностью одновременного изменения сигналов с выхода реверсивного счетчика 21 и выдачей сигнала разрешения записи с первого 32 или второго 33 элементов ИЛИ, поступающего с выхода второго элемента И 24 через четвертый триггер 28, третий и четвертый элементы И 25, 26 на вход первого и второго элементов ИЛИ 32, 33 и наличием импульсных помех за счет линии связи и логических цепях, составленных из последовательно работающих друг на друга интегральных схем, что приводит к ошибочной записи информации в соседнюю (по адресу) ячейку сумматора 15.
Цель изобретения - повышение эксплуатационных характеристик и достоверности контроля.
Поставленная цель достигается тем, что в известное устройство, изображенное на фиг.1 в виде 1-33 признаков с соответствующими связями, дополнительно введен инвертор, вход которого соединен с выходом второго элемента И 24, а выход - с вторым входом реверсивного счетчика 21.
К техническим решениям, имеющим признаки, сходные с признаками, отличаемыми заявленное решение от прототипа, являются:
Изобретение по а.с. №468253, М. Кл. G06F 15/46, содержащее три элемента И, двоичный счетчик, два триггера, элемент задержки (эквивалент регистра сдвига), которые в совокупности с другими признаками этого решения обеспечивают повышение помехоустойчивости.
Изобретение по а.с. №481039, М. Кл. G06F 15/46, содержащее 2n элементов И, 5n элементов ИЛИ, 2n триггеров, которые в совокупности с другими признаками этого решения обеспечивают повышение надежности работы устройства.
Изобретение по а.с. №546895, М. Кл. G06F 15/46, содержащее регистр, сумматор по модулю (элемент суммирования), которые в совокупности с другими признаками этого решения обеспечивают упрощение устройства.
Изобретение по a.c. №579625, М. Кл. G06F 15/46, содержащее два счетчика, четыре элемента И, триггер, которые в совокупности с другими признаками этого решения обеспечивают расширение функциональных возможностей.
Таким образом, у заявленного технического решения появились свойства, не совпадающие со свойствами указанных известных решений, и оно обладает существенными отличиями относительно известных решений, заключающихся в повышении эксплуатационных характеристик и достоверности контроля за счет запрета работы реверсивного счетчика 21 во время наличия сигнала на выходе второго элемента И 24.
Достижение положительного эффекта обеспечивается введением дополнительного инвертора, введенного между входом реверсивного счетчика и выходом второго элемента И.
На фиг.1 представлена блок-схема предлагаемого устройства, на фиг.2 - блок-схема сумматора.
Предлагаемое устройство содержит датчики 1, выходы которых соединены с входами коммутатора 2, управляющий вход которого соединен с первым выходом блока управления 3, второй и третий выходы которого соединены с входами индикатора 4 и блока памяти 5, через который выход блока сравнения 6 соединен с входом индикатора 4, блок задания уставок 7, выход которого соединен с первым входом блока сравнения 6, генератор частоты 8, генератор опорных фаз 9, причем выход коммутатора 2 через соединенные последовательно первый триггер 10, первый элемент И 11, счетчик 12, вычитатель 13, синусно-косинусный преобразователь 14, сумматор 15 и узел извлечения корня 16 соединен с вторым входом блока сравнения 6, четвертый выход блока управления 3 соединен с входами первого триггера 10 и счетчика 12, пятый выход блока управления 3 соединен с вторым входом сумматора 15, шестой выход блока управления 3 через генератор опорных фаз 9 соединен с входом вычитателя 13, выход генератора частоты 8 соединен с вторым входом первого элемента И 11, а блок управления содержит генератор 17, счетчик 18 и первый и второй регистры сдвига 19, 20, причем выход генератора 17 соединен с входом первого регистра сдвига 19 и через второй регистр сдвига 20 с четвертым и шестым выходом блока управления 3, выходы первого регистра сдвига 19 соединены с вторым, третьим и пятым выходами блока управления 3 и через счетчик 18 с первым выходом блока управления 3, выходы второго регистра сдвига 20 соединены с входами реверсивного счетчика 21, второго 22 и третьего 23 триггеров, второго 24, третьего 25 и четвертого 26 элементов И и третьего регистра сдвига 27, выход которого через соединенные последовательно второй элемент И 24 и четвертый триггер 28 соединен с входами третьего 25, четвертого 26, пятого 29 и шестого 30 элементов И, выход первого регистра сдвига 19 через пятый триггер 31 соединен с входами пятого 29 и шестого 30 элементов И, выходы которых, реверсивного счетчика 21, первого 32 и второго 33 элементов ИЛИ соединены с входами сумматора 15, выходы второго триггера 22 и третьего элемента И 25 соединены с входами первого элемента ИЛИ 32, выходы третьего триггера 23 и четвертого элемента И 26 соединены с входами второго элемента ИЛИ 33, а также инвертор 34, вход которого соединен с выходом второго элемента И 24, а выход - с вторым входом реверсивного счетчика 21.
Сумматор 15 (фиг.2) содержит первое и второе запоминающие устройства (ОЗУ) 35, 36, регистр 37, элемент суммирования 38, инвертор 39 и четыре элемента И 40, 41, 42, 43, причем первый вход элемента суммирования 38 соединен с первым входом сумматора 15, второй вход элемента суммирования 38 соединен с выходами сумматора 15 и регистра 37, выход элемента суммирования 38 через седьмой 40 и восьмой 41 элементы И соединены с входами установки в "Лог. 0", соответственно, первого 35 и второго 36 ОЗУ и через инвертор 39, девятый 42 и десятый 43 элементы И - со входами установки в "Лог. 1", соответственно, первого 35 и второго 36 ОЗУ, вторые входы седьмого 40 и девятого 42 элементов И соединены с третьим входом сумматора 15, вторые входы восьмого 41 и десятого 43 элементов И соединены с четвертым входом сумматора 15, входы выборок кристалла первого 35 и второго 33 ОЗУ соединены, соответственно, с пятым и шестым входами сумматора 15, адресные входы обоих ОЗУ 35, 36 соединены с седьмым входом сумматора 15, выходы обоих ОЗУ 35, 36 соединены с информационным входом регистра 37, управляющий вход которого соединен с вторым входом сумматора 15.
Предлагаемое устройство без инвертора 34, как и устройство-прототип, работает следующим образом. Выходные сигналы датчиков 1, содержащие помимо основного сигнала также и случайную помеху, через коммутатор 2 поступают на первый вход первого триггера 10. Управление 23 коммутатором 2 для выбора контролируемого датчика (выдача адреса проверяемого датчика) производится от блока управления 3, который обеспечивает управление коммутатором 2 автоматически по заранее заложенной программе. На второй вход первого триггера 10 из блока управления 3 приходят в строгой временной последовательности импульсы коммутации, сбрасывающие первый триггер 10 в исходное положение (например, "Лог. 0" на выходе) и подготавливающие его для приема информации. Установление первого триггера 10 в состояние "Лог. 1" осуществляется передним фронтом импульса, поступающего через коммутатор 2 от контролируемого датчика 1 первичной информации. Таким образом, на выходе первого триггера 10 будет сигнал, соответствующий по длительности времени, равному от момента прихода переднего фронта исследуемого сигнала до момента прихода переднего фронта импульса коммутации от блока управления 3. Этот промежуток времени соответствует определенной фазе. При наличии случайных помех эта фаза будет все время флюктуировать, причем параметры флюктуации зависят от соотношения сигнала и случайной помехи. Сигнал с выхода первого триггера 10 поступает на первый вход двухвходового первого элемента И 11, на второй вход которого поступают высокочастотные импульсы от генератора частоты 8. Для обеспечения высокой стабильности генератор частоты 8 выполняется кварцевым. Частота генератора частоты 8 на порядок выше частоты сигналов с исследуемых датчиков 1. Счетчик 12 считает импульсы, поступающие на его вход с выхода первого элемента И 11. Количество импульсов соответствует фазе исследуемого сигнала в данный момент. Разрешение на начало счета счетчику 12 дается одновременно с подачей коммутирующего импульса на первый триггер 10, обеспечивая их синхронную работу. При подаче от первого выхода блока управления 3 адреса на коммутатор 2 подается также сигнал управления от шестого выхода блока управления 3 на вход генератор опорных фаз 9, который выдает, соответственно исследуемому датчику, эталонные фазы 
i на второй вход вычитателя 13, который обеспечивает вычитание измеряемой фазы 
i из эталонной фазы i. Эта разность фаз i-i преобразуется синусно-косинусным преобразователем 14 в синусную и косинусную составляющие, т.е. происходит разложение фазы i-i по осям прямоугольной системы координат.
Сигналы sin(i-i) или cos (i-i) поступают на первый вход сумматора 15 и далее на сигнальный вход элемента суммирования 38, где суммируются с выходным сигналом сумматора 15, т.е. с выходным сигналом регистра 37. В процессе суммирования регистр 37 работает в режиме выдачи информации (этому режиму соответствует отсутствие сигнала на втором входе сумматора 15), что обеспечивает суммирование в установившемся режиме.
Первое ОЗУ 35 и второе ОЗУ 36 сумматора 15 работают одновременно и поочередно в режимах записи или чтения. При этом, когда с выхода пятого элемента И 29 через третий вход сумматора 15 на вторые входы седьмого 40 и девятого 42 элементов И поступают импульсы записи, то первое ОЗУ 35 находится в режиме записи. Одновременно на выходе шестого элемента ИЗО и на четвертом входе сумматора 15 импульс записи отсутствует (что соответствует режиму чтения второго ОЗУ 36), восьмой 41 и десятый 43 элементы И закрыты и второе ОЗУ 36 находится в режиме чтения.
Когда с выхода шестого элемента ИЗО через четвертый вход сумматора 15 на вторые входы восьмого 41 и десятого 43 элементов И поступает импульс записи, то второе ОЗУ 36 находится в режиме записи. Одновременно на выходе пятого элемента И 29 и на третьем входе сумматора 15 импульс записи отсутствует (что соответствует режиму чтения первого ОЗУ 35), седьмой 40 и девятый 42 элементы И закрыты и первое ОЗУ 35 находится в режиме чтения.
Адреса ячеек первого 35 и второго 36 ОЗУ задаются одновременно на адресные входы обоих ОЗУ от реверсивного счетчика 21 через седьмой вход сумматора 15. Ячейки ОЗУ 35, 36 приводятся в активное состояние сигналом выборки кристалла (ВК). На первое ОЗУ 35 сигнал ВК 1 поступает через пятый вход сумматора 15 с выхода первого элемента ИЛИ 32. На второе ОЗУ 36 сигнал ВК 2 поступает через шестой вход сумматора 15 с выхода второго элемента ИЛИ 33. Считывание информации с выхода первого 35 или второго 36 ОЗУ происходит в режиме чтения (отсутствие сигнала записи) соответствующего ОЗУ, при наличии сигнала ВК 1 или ВК 2 на его выходе, а запись в регистр 37 - при подаче на управляющий вход регистра 37 сигнала разрешения записи в регистр через второй вход сумматора 15 от третьего выхода первого регистра сдвига 19 (пятый выход блока управления 3). Во время подачи управляющего сигнала на регистр 37 осуществляется запись в его ячейки информации с выхода соответствующего ОЗУ 35 или 36 в зависимости от того, на какое ОЗУ подается сигнал выборки кристалла и соответствующий сигнал чтения.
Временные характеристики сигналов, поясняющие работу сумматора 15, и сигналы, приходящие на входы ОЗУ 35, 36, показаны на фиг.3. Считывание информации с первого ОЗУ 35 и запись в регистр 37 происходит в промежутки времени t3-t 4, t7-t8 и т.д. Считывание информации со второго ОЗУ 36 происходит в промежутки времени t1-t2, t 5-t6 и т.д. Запись информации в первый ОЗУ 35 происходит в моменты времени t'1 -t'2, t'5 -t6 и т.д. (второй ОЗУ 36 находится в режиме чтения). Запись информации во второе ОЗУ 36 производится в моменты t'3-t'4, t'7-t8 и т.д. (первое ОЗУ находится в режиме записи). При записи информации на соответствующие входы ОЗУ 35 или 36 подается сигнал ВК со входов 5 или 6 сумматора 15 и сигнал записи со входов 3 или 4 сумматора 15. В это время на вторые входы седьмого 40 и девятого 42 элементов И или восьмого 41 и десятого 43 элементов И подается сигнал "Лог. 1", позволяющий пропустить входной сигнал на входы установки ОЗУ в "Лог. 0" или "Лог. 1".
Третий регистор сдвига 27, третий 25, четвертый 26, второй 24 элементы И, пятый 31, второй 22, третий 23, четвертый 28 триггеры вместе с первым регистром сдвига 19 (пятый выход) и вторым регистром сдвига 20 (третий, четвертый, пятый и шестой выходы) обеспечивают временную расстановку импульсов, управляющих работой сумматора 15 в соответствии с временной диаграммой на фиг.3.
В процессе суммирования на выходе сумматора 15 накапливается сумма
и 
Величина количества выборок m определяется соотношением сигнала и шума, и чем меньше это соотношение и чем выше требуемая точность измерения, тем больше выбирается m. Узел извлечения корня 16 обеспечивает возведение в квадрат сумм 
и 
, их сложение и извлечение квадратного корня. Выходной сигнал узла извлечения корня 16 сравнивается блоком сравнения 6 с уровнем сигнала, задаваемым блоком задания уставок 7 и при привышении этого сигнала запоминается блоком памяти 5 и выдает соответствующий сигнал "Отклонение" летчику на индикатор 4. Управление индикатором 4 осуществляется от первого регистра сдвига 19 блока управления 3 (второй выход).
Если при сравнении какого-либо параметра с уставкой блок сравнения 6 выдает сигнал "Отклонение", то он поступает на блок памяти 5 и запоминается в нем, при этом запрещается подключение следующего датчика до принятия летчиком решения, исключающего это отклонение. Переход на контроль следующего параметра может происходить по команде с блока управления 3, если отклонение параметров не влечет аварийной ситуации, в соответствии с программой, заложенной в блоке управления 3 (эти цепи в блоке управления не указаны).
Отсутствие сигнала "Отклонение" на выходе блока сравнения 6 соответствует сигналу "Норма".
При контроле каждого следующего датчика соответствующие элементы устройства (первый триггер 10, счетчик 12, блок памяти 5 и блок индикации 4) по сигналам с блока управления 3 устанавливаются в исходное состояние и подготавливаются к приему новой информации.
Описание работы блока управления 3: генератор 17 является генератором тактовых импульсов и обеспечивает синхронизацию работы элементов блока управления 3, а следовательно, и синхронизацию работы всего устройства.
Первый регистор сдвига 19 имеет 5 выходов. Четвертый выход обеспечивает выдачу n-ого импульса на счетчик 18 для изменения адреса на его выходе, третий выход выдает m импульсов (каждому импульсу соответствует своя сборка) на пятый выход блока управления 3 для обеспечения суммирования сумматором 15 информации предыдущей и измеряемой выборок. Число m соответствует числу выборок. После суммирования информации от m выборок и вычисления квадратного корня производится сравнение полученной суммы в блоке сравнения 6 с эталонным кодом, который задается блоком задания уставок 7. По сигналу с второго выхода первого регистра сдвига 19 (третий выход блока управления 3) сигнал превышения суммарной информации над порогом записывается в блок памяти 5 и затем по сигналу с первого выхода первого регистра сдвига 19 (второй выход блока управления 3) производится индикация полученной информации на индикаторе 4. Сигнал с пятого выхода первого регистра сдвига 19 обеспечивает синхронизацию (через пятый триггер 31 и пятый 29 и шестой 30 элементы И) работы сумматора 15 по входам записи-чтения (третий и четвертый входы сумматора 15) в соответствии с временной диаграммой фиг.3.
В течение одной выборки второй регистр сдвига 20 последовательно сдвигает импульсы генератора 17 и последовательно выдает их на 1-6 свои выходы. Различные выходы первого 19 и второго 20 регистров сдвига используются для получения разнесенного во времени процесса обработки сигнала. Причем последовательность обработки информации в каждой выборке следующая:
1. Первый триггер 10 и счетчик 12.
2. Генератор опорных фаз 9 и вычитатель 13.
3. Установка адреса ячейки ОЗУ 35, 36 реверсивным счетчиком 21.
4. Установка режима записи первого ОЗУ 35 (или второго ОЗУ 36) и режима чтения второго ОЗУ 36 (или первого ОЗУ 35).
5. Возбуждение кристалла ОЗУ 35 (36) сигналом ВК.
6. Запись промежуточного и конечного результатов суммирования в выходном регистре 37 сумматора 15 и выдаче его на вход узла извлечения корня 16.
7. Запись сигнала превышения в блок памяти 5.
8. Выдача сигнала с блока памяти 5 на индикатор 4.
При этом третий регистор сдвига 27, управляемый сигналом с пятого выхода второго регистра сдвига 20, второй элемент И 24, четвертый триггер 28, пятый триггер 31, совместно с пятым 29 и шестым 30 элементами И, обеспечивают поочередную работу первого ОЗУ 35 и второго ОЗУ 36 в режимах запись или чтение. Третий 23, второй 22 триггеры, третий 25 и четвертый 26 элементы И, сигналы на которые подаются, соответственно, с пятого, шестого, третьего и четвертого выходов второго регистра сдвига 20, обеспечивают формирование сигнала выборки кристалла (ВК 1 и ВК 2), подаваемого на 5, 6 входы сумматора 15.
Управление сумматором 15 по адресным входам осуществляется реверсивным счетчиком 21, управляемым сигналом с шестого выхода второго регистра сдвига 20, а разрешение на запись или чтение осуществляется первым 32 и вторым 33 элементами ИЛИ, управляемыми через второй триггер 22, третий элемент И 25, третий триггер 23, четвертый элемент И 26 от 3-6 выходов этого же второго регистра сдвига 20.
Работа с инвертором 34: для исключения ложных записей информации в соседнюю ячейку сумматора 15 сигнал с выхода второго элемента И 24 (сигнал на который через третий регистр сдвига 27 подается от пятого выхода второго регистра сдвига 20) подается через инвертор 34 на вход разрешения реверсивного счетчика 21, разрешая работу этого счетчика (изменение адреса на входе сумматора 15) только при отсутствии сигнала на выходе второго элемента И 24, исключая одновременность изменения сигналов с выходов реверсивного счетчика 21 и элементов ИЛИ 32, 33.
Технико-экономический эффект предлагаемого изобретения в сравнении с прототипом позволяет:
повысить достоверность контроля проверяемых датчиков,
повысить эксплуатационные характеристики, например надежность,
снизить требования к линиям связи, размещению элементов относительно друг друга, к фильтрующим конденсаторам,
использовать для реализации серийно выпускаемые МЭП-ом цифровые интегральные схемы.
Формула изобретения
Устройство для контроля по авторскому свидетельству №1840542, отличающееся тем, что, с целью повышения достоверности контроля, в него дополнительно введен элемент НЕ, подключенный входом к выходу второго элемента И, а выходом - к управляющему входу реверсивного счетчика.
РИСУНКИ
