Устройство для обработки нечеткой информации
Изобретение относится к цифровой вычислительной технике и предназначено для использования в информационных системах оперативного управления технологическими процессами при принятии решений в условиях нечеткой информации, а также для нечеткого логического вывода в экспертных системах Целью изобретения является увеличение быстродействия при выполнении операций над нечеткой информацией, расширение набора операций над нечеткими множествами. Цель достигается тем, что в устройство, содержащее входной регистр 1, блоки 21 формирования минимума , блок 39 определения максимума, выходной регистр 41, введены блоки 6 выбора эталона блок 8 управления, блоки 10 вычислений, блоки 17 памяти, элементы ИЛИ 19, причем блок 6 выбора эталона состоит из двух регистров, сумматора, двух элементов ИЛИ - НЕ. группы элементов НЕ, блок 10 вычислений - из трех коммутаторов, трех схем сравнения и регистра, блок 17 памяти - из восьми регистров , дешифратора, мультиплексора элемента И, блок 21 формирования минимума - из регистра мультиплексора и схемы сравнения, блок 29 определения максимума - из соединенных трехуровневой пирамидой пар из схемы сравнения и мультиплексора , четырех элементов НЕ, двух элементов И, элемента ИЛИ, мультиплексора с четырех направлений на одно, блок 8 управления - из счетчика, элемента памяти, элемента НЕ. двух элементов И. 1 злф-лы, 6 табл, 12 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ CCCP) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4746801/24 (22) 09.0889 (46) 30.12.93 Бюл. М 48-47 (71) Таганрогский радиотехнический институт им.ВДКалмыкова (22) Мелихов А.Н.; Берштейн Л.С.; Коровин С.Я„. Перельман AM:, Казупеев B.M. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ НЕЧЕТКОЙ ИНФОРМАЦИИ (57) Изобретение относится к цифровой вычислительной технике и предназначено для использования в информационных системах оперативного управления технологическими процессами при принятии решений в условиях нечеткой информации, а также для нечеткого логического вывода в экспертных системах Цепью изобретения является увеличение быстродействия при выполнении операций над нечеткой информацией, расширение набора операций над нечеткими множествами. Цель достигается тем, что в устройство, содержащее (В) SU (1Ц 1839247 А1 (51) 5 G06F7 ОО С 06015 20 входной регистр 1, блоки 21 формирования минимума, блок 39 определения максимума, выходной регистр 41, введены блоки 6 выбора эталона, блок 8 управления. блоки 10 вычислений, блоки 17 памяти, элементы ИЛИ 19, причем блок 6 выбора эталона состоит из двух регистров, сумматора, двух элементов ИЛИ вЂ” НЕ, группы элементов НЕ, блок 10 вычислений — из трех коммутаторов, трех схем сравнения и регистра, блок 17 памяти — из восьми регистров, дешифратора, мультиплексора, элемента И, блок 21 формирования минимума — из регистра,мупьтиплексора и схемы сравнения, блок 29 определения максимума — из соединенных трехуровневой пирамидой пар из схемы сравнения и мультиплексора, четырех элементов НЕ, двух элементов И, элемента ИЛИ, мультиплексора с четырех направлений на одно, блок 8 управления — из счетчика, элемента памяти, элемента НР двух элементов И. 1 з.п.ф-лы, 6 табл, 12 ип.
1839247
Изобретение относится к цифровой вычислительной технике и предназначено для использования в информационных системах оперативного управления технологическими процессами при принятии решений в условиях нечеткой информации, а также для нечеткого логического вывода в экспертных системах.
Целью изобретения является увеличение быстродействия при выполнении операций над нечеткими множествами за счет отказа от пабитнай обработки и введения обработки чисел, расширения набора операций над нечеткими множествами.
Теоретическое доказательство возможности достижения цели изобретения следующее.
Устройство предназначено для логического вывода при принятии решений íà основе нечеткой логики в системах управления в условиях нечеткой информации.
Функция любой системы управления заключается в выработке и выдаче на исполнительные механизмы управляющих воз действий. Необходимым условием правильности выработанных воздействий является достоверная оценка состояний, в которых находится объект, Состояние объекта управления можно оценить по значению признаков — отличительных черт объекта. Например, для автомобиля это могут быть "скорость движения", "расстояние до обочины", "состояние дорожного полотна", "техническое состояние автомобиля" и др. Набор значений признаков, описывающих состояние объекта управления в некоторый момент времени, называется ситуацией, Например, для автомобиля "скорость движения " — большая, "расстояние до обочины" — среднее, "состояние дорожного полотна" — хорошее, ..., При принятии решения в условиях нечеткости используется следующий подход: формируется некоторый набор продукций типа
"если S, то Y" (1), где S — эталонная нечеткая ситуация; Y— управляющее воздействие на обьект, Эталонной называется типичная ситуация, возникающая на объекте управления. Входной будем называть ситуацию на объекте в данный момент времени. Чтобы определить управляющее воздействие на-объект в данный момент времени, необходимо найти эталонную ситуацию, наиболее схожую с входной.
Можно считать, чта эталонные и входная ситуации представляются некоторыми точками в пространстве ситуаций. Тогда расстояние между точками может служить степенью сходства соответствующих ситуаций. Для определения эталонной ситуации, расположенной наиболее близко к входной в пространстве ситуаций, воспользуемся методом "ближайшего соседа". По этому методу определяются степени сходства между входной ситуацией и всеми эталонными, Считается, что соответствующая входной эталонная ситуация имеет наибольшую степень сходства с входной ситуацией, причем
"0 эта степень сходства больше определенного порога. Если эта наибольшая степень сходства меньше порога, то ситуация считается нераспознанной. В предлагаемом устройстве используются в качестве степени сходства степень нечеткого включения ситуаций и степень нечеткого равенства ситуаций.
Введем ряд определений, Пусть х — произвольное непустое множество. Нечетким множеством А называется множество пар
А=(< pA(x)/х>), х Е Х, где функция,ид(х) называется функцией принадлежности нечеткого множества, А, а
Х называется базовым множеством или базовой шкалой. Для каждого конкретного значения х ЕХ величина,ид(х) принимает определенное значение из интервала (0,1), которое называется степенью принадлежности элемента х нечеткому множеству А.
Например, путь Х вЂ” множество натуральных чисел, Тогда нечеткое множество М "очень малых" чисел может быть, например, таким
М = (< 1/О>, < 0,8/1 >, < 0,7/2 >. < 0,6/3 >, <
0,5/4 >). Видно, что число 0 принадлежит множеству "очень малых" со степенью принадлежности 1, числа 1 — co степенью принадлежности 0,8 и т.д, Нечеткой переменной называется тройка < а, х, с >, где a — наименование нечеткой
40 переменной; Х = (х} — область ее определения (базовое множество); с = 1<,ис(х)/х >}— нечеткое подмножество в Х, описывающее ограничения на возможные значения нечеткой переменной.
45 Дополнением нечеткого множества А называется нечеткое множество В = А с функцией принадлежности
pg(x) = 1 —,ид(x).
Конъюнкцией нечетких множеств А и В называется нечеткое множество С = А 8 В, функция принадлежности которого определяется как р,(х) = а1п(,ид(х),,ив(х).
Дизъюнкцией нечетких множеств Д и Р называется нечеткое множество С = А ч В, функция принадлежности которого определяется как,ис (x) = max(pA(x), /(в(х)), 1839247
Степенью нечеткого включения нечетких множеств А и В называется нечеткое множество С- А - В, функция принадлежности которого определяется как рс(х) = max(1 —,ид(х)„ив(х)). (2)
Степенью нечеткого равенства нечетких множеств А и В называется нечеткое множество С -- А + В, функция принадлежности которого определ»»ется как с=(А В) &(В А), Лингвистической переменной называется тройка < />, Т, х >. где P — наименование лингвистической переменной; Т— множество ее значений (термов), представляющих наименования нечетких переменных, областью определения каждой из которых является множество X.
Пусть, например, оценивается скорость автомобиля с помощью понятий "малая", "средняя", "большая", "очень большая".
Максимальная скорость равна 150 км/ч.
Формализация такого описания может быть проведена с помощью лингвистической переменной < Скорость, Т, (0,150) >, где Т = ("малая", "средняя", "большая", "очень большая" ). Значения лингвистической переменной описывается нечеткими переменными. Например. значение "малая" описывается нечеткой переменной < малая, t0.150j. С >, где нечеткое множество Сможет иметь вид С = {< 1/О>, < 1/10 >, < 1,20 >, <
0,8/30 >; < 0,6/40 >, <0,3/50>}. Примерный вид непрерывных функций принадлежности нечетких множеств, описывающих нечеткие переменные"малая"."средняя","большая", "очень большая", приведены на фиг. 1. Для аппроксимации каждой из кривых достаточно 7 3 точки. Существует теоретическое обоснование того, что для задания лингвистической переменной достаточно 7 + 3 нечетких переменных. Например, можно использовать пременные "очень малая", "малая", "немалая", *средняя", "небольшая", "большая", "очень большая", "сверхбольшая", Предлагаемое устройство предназначено для работы с восьмью нечеткими переменными заданными на восьми точках.
Понятно, что одному признаку объекта управления может соответствовать одна лингвистическая переменная. Тогда для объекта управления ситуация описывается набором значений всех лингвистических переменных. Допустим для построения набора правил типа (1) используется опрос эксперта — водителя автомобиля, При этом используется три лингвистические переменные: < "скорость движения", Т1, D1>, <
"расстояние до обочины", Т2, 02 >, < "рас10
55 стояние до препятствия", ТЗ, D3 >, где Т1("малая", "средняя", "большая", "очень большая" ), Т2 = (" большое", "небольшое", "среднее","малое"), ТЗ =("большое","среднее", "малое"), 01 = (0,10. 20, .„, 140, 150), D2=
= (0,1,2, . „, 7,8), D3 = (0,50, 100... „450, 500).
Тогда эксперт мог бы составить правила из табл. 1.
Дадим формальное определение нечеткой ситуации. Пусть Y = (у1, у2, ..., у»>) — множество признаков, значениями которых описываются состояния абъекта управления, Каждый признак Y», i 6 (1, 2, ..., Р} описывается соответствующей лингвистической переменной {у», Т», 0»}, где Ti = (Т1, Т2, „., T » } — терм-множество лингвистической переменной (набор лингвистических значений признака, m» — число значений признака), О» — базовое множество признака. Для описания термов Tpj, j 6 (1, 2...„mp}, соответствующих значениям признака используются нечеткие переменные < Tj, 0», I
4» с» >, значение Т» описывается нечетким множеством с» в базовом множестве D»: с»» =(< p»»(d)/d > }. d 6 0ь
Эти нечеткие множества будем называть эталонными.
Нечеткой ситуацией Sp называется конкатенация:
З =(
Sk=(С» (»)/у >},у Е У, (3)
Таким образом, входная и эталонная ситуации имеют одинаковое представление в виде нескольких нечетких множеств, каждое иэ которых соответствует одному признаку.
Например, первая типовая ситуация иэ табл, 1 может иметь вид (<} < 0,6/80 >, <
0,8/90 >, < 1.0/100 >, < 0,9/110 >, <0,7/120
>}/ "скорость движения" >, < (< 0,6/3>, <
0,8/4 >, < 0,7/5>}/" расстояние до обочины"
>, <(<0,6/0>, <0,9/50>, <0,8/100 >, <0,6/150>}/" расстояние до препятствия" >}, Для определения состояния объекта управления необходимо сравнить входную нечеткую ситуацию $> с каждой нечеткой ситуацией из набора эталонных ситуаций
S1. 32, ..., S», В качестве меры для определения степени близости ситуаций используются степени нечеткого включения Зо в S»,, степень нечеткого равенства Яо в S», а также другие меры близости.
Когда ситуации представлены в виде (3), степень нечеткого включения Sy u So определяется по формуле
v(S„Sо) - & (с1 (y) - с» (О)), »е»
1839247
55 где степень нечеткого включения множеств определяется по формуле (2).
Степень нечеткого равенства ситуаций определяется по формуле г (So, Sg)= а ((C)(0)
i@i„
- С1 (a)) а (С () -Cj(0)) Из этих формул видно, что основная задача — это быстрое определение степени включения или равенства входных и эталонных нечетких множеств, Для выполнения таких вычислений разработано устройство, которое может использоваться в процессе принятия решения в условиях нечеткой информации.
Рассмотрим способ определения данных в устройстве. Значение степени принадлежности представляется четырехразрядным двоичным числом. Например, значение 0 представляется как
0000, значение 1/15 — как 0001, 2/15 — как
0002, .„, 15/15 — как 1111. Как следует из теории, каждое из восьми эталонных нечетких множеств задано на восьми точках базового множества, Непрерывные функции принадлежности (фиг. 1) всегда заданы по краям в общих точках базовой шкалы признака, иначе найдутся такие значения признака, которые нельзя однозначно идентифицировать с помощью нечетких переменных. Поэтому длина базовой шкалы не больше чем 8х8 = 64 точки. Эту информацию можно закодировать шестью разрядами (2 = 64), которые представляют собой
6 номер точки на базовой шкале относительно ее начала. Таким образом, значение признака кодируется шестью разрядами, а значения степени принадлежности — четырьмя разрядами.
На фиг. 2 изображена структурная схема устройства; на фиг. 3 — функциональная схема блока выбора эталона; на фиг, 4 функциональная схема блока памяти; на фиг. 5 — функциональная схема блока вычислений; на фиг, 6 — функциональная схема блока формирования минимума; на фиг. 7— функциональная схема блока определения максимума; на фиг. 8 и 9 — временная диаграмма работы устройства; на фиг, 10 — функциональная схема блока управления; на фиг. 11 и 12 — функциональные схемы коммутаторов, В устройство входят восемь одинаковых ветвей, каждая из которых включает блок выбора эталона, бок памяти, блок вычислений, блок формирования минимума, элемент ИЛИ (фиг. 2), Группа информационных входов регистра 1 соединена с группой 2 информацион5
50 ных входовустройства 3, Группа 4 информационных входов устройства соединена с группой 5 информационных входов блока 6 выбора эталона, Вход управления записью регистра 1 соединен с выходом 7 блока 8 управления, Блок управления имеет четыре входа: вход "Пуск", вход тактовых импульсов, вход импульсов сопровождения эталонов, вход режима. Грпуппа прямых выходов регистра 1 соединена с группой 9 информационных входов блоков 10 вычислений. Управляющие входы 11 и 12 блоков 6 выбора эталона соединены соответственно с выходами 13 и 14 блок 8 управления, Адресные выходы 15 блоков 6 выбора эталона соединены с адресными входами 16 соответствующих блоков 17 памяти. Выходы 18 блоков
6 выбора эталона через элементы ИЛИ 19 соединены с входом 20 блоков 21 формирования минимума, Входы 22 управления записью всех блоков 17 памяти объединены и соединены с выходом 23 блока 8 управления. Адресные входы 24 (три разряда) блоков 17 памяти объединены и соединены с выходом 25 блока управления. Каждый вход выбора блока 17 памяти соединен с соответствующим выходом блока управления — одним из восьми выходов 26 блока управления. Группа информационных входов 27 блоков памяти соединена с группой информационных входов 2 устройства 3.
Группа информационных выходов 28 блока
17 памяти соединена с группой 29 информационных входов блока 10 вычислений. Группы входов кода операции (три разряда) блоков вычислений объединены между собой и соединены с выходом 30 блока 8 управления. Входы 31 управления записью блоков 10 вычислений объединены и соединены с выходом 32 блока управления, Группа 33 информационных выходов блока 10 вычислений через элемент ИЛИ 19 соединена с группой входов 20 блока 21 формирования минимума. Входы 34 установки и входы
35 управления записью блоков формирования минимума объединены и соединены с выходами 36 и 37 соответственно блока 8 управления. Группа 38 информационных выходов блоков 21 формирования минимума соединены с входами блока 39 определения максимума. Выходы 40 блока определения максимума соединены с информационными входами регистра 41, Вход ,42 управления записью регистра 41 соединен с выходом 43 блока управления. Информационные выходы регистра 41 соединены с выходами 44 устройства 3.
На фиг. 3 группы информационных входов регистра 45 и регистра 46 обьединены и соединены с группой информационных вхо1839247
10 дов 5 блока 6 выбора эталона. Входы управления записью регистров 45 и 46 соединены соответственно с входами 11 и 12 блока выбора эталона. Группа информационных выходов регистра 45 через элемент HE 47 соединена с первой группой информационных входов сумматора 48, Группа информационных выходов регистра 46 соединена с второй группой информационных входов сумматора 48. Группа выходов трех младших разрядов сумматора соединена с выходами 15 блока выбора эталона. Группа выходов трех старших разрядов результата суммирования поступает на элемент ИЛИ—
HE 49. Выход "Перенос" сумматора 48 и выход элемент ИЛИ вЂ” Е 49 соединены с входами элемента И-НЕ 50, выход которой соединен с выходом 18 блока выбора эталона, На фиг. 4 входы дешифратора 51 соединены с адресными входами 24 блока 17 памяти. Сигнал 26 выбора соответствующего блока памяти от блока 8 управления вместе с сигналом 22 записи поступает на вход элемента И 52, выход которого соединен с . управляющим входом выбора дешифратора
51. При нулевом сигнале на входе выбора дешифратора на всех его выходах присутствует сигнал логического "0". Блок 17 памяти содержит группу иэ восьми регистров 53.
Информационные входы регистров соединены с информационным входом 27 блока памяти, Входы управления записью регистров 53 соединены с соответствующими выходами дешифратора 51. Выходы регистров
53 соединены с информационными входами мультиплексора 54, адресные входы которого соединены с адресными входами 16 бло. ка памяти, а выход — с выходом 28 блока памяти. . На фиг. 5 группа информационных входов 9 блока 10 вычислений соединена с второй группой информационных входов коммутатора 55, с первой группой информационных входов схемы 56 сравнения и через группу элементов НЕ 57 с второй группой информационных входов схемы 58 сравнения и с первой группой информационных входов коммутатора 59 (первая группа входов расположена слева, а вторая — справа), Группа информационных входов 29 соединена с второй группой информационных входов коммутатора 59, с первой группой информационных входов схемы 58 сравнения и через группу элементов НЕ 60 с первой группой информационных входов коммутатора 55 и второй группой информационных входов схемы 56 сравнения. Выход схемы 56 сравнения соединен с управляющим входом 61 коммутатора 55, выход схемы 58 сравнения — с управляющим входом
62 коммутатора 59. Выход коммутатора 55 соединен с первой группой информационных входов коммутатора 63 и второй группой информационных входов схемы 64 сравнения, Выход коммутатора 59 соединен с второй группой информационных входов коммутатора 63 и первой группой информационных входов схемы 64 сравнения, Выход схемы 64 сравнения соединен с управляющим входом 65 коммутатора 63, Выход коммутатора 63 соединен с информационным входом регистра 66, Вход управления записью регистра 66 соединен с входом 31 блока 10 вычислений. Группа выходов регистра 66 соединена с группой выходов 33 блока вычислений. Управляющие входы коммутаторов 55 и 59 соединены и соединены с входом 67. Управляющий вход 67, управляющие входы 68 и 69 коммутатора 63 соединены с группой управляющих выходов
30 (три разряда) блока 8 управления.
Блок 21 формирования минимума 9 (фиг. 6) содержит схему 70 сравнения, мультиплексор 71, регистр 72. Группа входов 20 блока формирования минимума соединена с первой группой информационных входов схемы 70 сравнения и первой группой информационныхх входов мультиплексора 71.
Выход схемы 70 сравнения соединен с управляющим входом мультиплексора 71.
Группа выходов мультиплексора 71 соединена с группой информационных входов регистра 72, Входы управления записью и установки регистра 72 соединены соответственно с входами 34 и 35 блока 21 формирования минимума соответственно, Группа выходов регистра 72 соединена с второй группой информационных входов схемы 70 сравнения, второй группой информационных входов мультиплексора 71 и группой выходов 38 блока формирования минимума, Схема блока 39 определения максимума представлена на фиг. 7. Блок построен как трехуровневая пирамида. На первом уровне определяются четыре максимума для восьми чисел с входа блока (по парам). На втором уровне определяются два максимума из полученных на первом уровне, На третьем уровне определяется результат — максимум из поступивших в блок восьми чисел. На первом уровне расположены четыре схемы
73. 74, 75, 76 сравнения и четыре мультиплексора 77, 78, 79, 80. Выходы схем сравнения являются управляющими входами соответствующих мультиплексоров, Числа поступают по парам на группу иэ одного мультиплексора и одной схемы сравнения.
Группы входов 8", 82, 83, 84 соединены с первыми группами информационных входов соответствующих схем сравнения и вто1839247
5
15.
25
55 рыми группами информационных входов мультиплексоров. Группы входов 85, 86, 87, 88 соединены с вторыми группами информационных входов соответствующих схем сравнения и первыми группами информационных входов мультиплексоров, Группа выходов мультиплексора 77 (79) соединена с первой группой информационных входов схемы 89 (90) сравнения и второй группой информационных входов мультиплексора
91 (92), Группа выходов мультиплексора 78 (80) соединена с второй группой информационных входов схемы 89 (90) сравнения и первой группой информационных входов мультиплексора 91 (92), Выходы схем 89 и 90 сравнения соединены с управляющими входами мультиплексоров 91 и 92 соответственно. Группа выходов мультиплексора 91 соединена с первой группой входов схемы
93 сравнения и второй группой информационных входов мультиплексора 94. Группа выходов мультиплексора 92 соединена с второй группой входов схемы 93 сравнения и первой группой информационных входов мультиплексора 94, Выход схемы 93 сравнения соединен с управляющим входом мультиплексора 94. Группа выходов мультиплексора 94 соединена с четырьмя младшими разрядами выхода 40 блока 21 определения максимума. Выходы 95, 96, 97, 98 схем сравнения соединены с информационными входами мультиплексора 102, Выходы 99. 100, 101 схем сравнения соединены с входами элементов НЕ 103.
104, 105 соответственно. Выход элемента
НЕ 103 и выход 101 схемы 93 сравнения соединены с входами элемента И 106. Выход элемента НЕ 104 и выход элемента НЕ
105 соединены с входами элемента И 107.
Выходы элементов И 106 и 107 соединены с входами элемента ИЛИ 108, выход которого соединен с управляющим входом 109 мультиплексора 102. Выход элемента Н Е 105 соединен с управляющим входом 110 мультиплексора 102. Выход мультиплексора
102 соединен с входом элемента НЕ 111, Выходы элементов НЕ 105, ИЛИ 108, НЕ 111 соединены с тремя старшими разрядами выхода 40 блока 39.
Блок 8 управления на фиг. 10 микропрограммного типа, Вход режима соединен с входом элемента НЕ 112, Вход "Пуск", вход импульсов сопровождения эталонов, вход тактовых синхроимпульсов, выход элемента НЕ 112 соединены с входами элемента И 113. Вход "Пуск", вход режима, вход .тактовых синхроимпульсов соединены с входами элемента И 114. Выход элемента И
113 соединен со счетным входом двоичного счетчика 115. На информационных входах счетчика прошит статический адрес А начала микропрограммы занесения эталонов в блоки 17 памяти устройства 3. Вход "Пуск" соединен с входом начальной установки счетчика. Выход элемента И 114 соединен со счетным входом счетчика 116, На информационных входах счетчика прошит адрес А начала микропрограммы обработки входной информации, Вход "Пуск" соединен с входом сброса в ноль счетчика 116. Каждый выход счетчика 115 и соответствующий ему выход счетчика 116 соединены с входами элемента ИЛИ 117. Количество выходов счетчика 115,счетчика 116 и количество элементов ИЛИ 117 равны между собой. Выходы элементов ИЛИ 117 соединены с адресными входами элемента 118 памяти.
Элемент 118 памяти имеет 23 выхода, Из них 22 соединены с выходами 7, 13, 14, 23, 25, 26, 30, 32, 36, 37. 43 блока 8 управления
Один выход элемента 118 памяти соединен с входом сброса в ноль счетчика 115 и входом начальной установки счетчика 116.
Функциональные схемы коммутатора
55 (59) представлена на фиг. 11, коммутатор
63 — на фиг. 12. Коммутатор 55 содержит элемент ИЛИ 119 и мультиплексор 120 с двух направлений на одно. Управляющие входы 61 и 67 соединены с входами элемента ИЛИ 119, выход которого соединен с управляющим входом мультиплексора 120.
Информационные входы коммутатора 55 соединены с соответствующими информационными входами мультиплексора 120, выход которого является выходом коммутатора 55.
Коммутатор 63 (фиг. 12) содержит два элемента НЕ 121 и 122, элемент 2-3И вЂ” ИЛИ
123, мультиплексор 124 с двух направлений на одно. Вход 65 коммутатора 63 соединен с третьим входом элемента 2 — ЗИ вЂ” ИЛИ 123 и входом элемента НЕ 121, выход которого соединен с первым входом элемента 2 — ЗИИЛИ 123. Вход 68 коммутатора 63 соединен с вторым входом элемента 2-ЗИ-Mfli 123 и входом элемента НЕ 122, выход которого соединен с четвертым входом элемента 2ЗИ-ИЛИ 123. Вход 69 коммутатора 63 соединен с пятым и шестым входами элемента
2 — ЗИ-ИЛИ 123.Выход элемента 2 — ЗИ-ИЛИ
123 соединен с управляющим входом мультиплексора 124, информационные входы которого соединены с соответствующими информационными входами коммутатора
63. Выход мультиплексора 124 является выходом коммутатора 63.
Функциональное назначение блоков и элементов, образующих устройство, Регистр 1 (фиг, 1) предназначен для параллельного приема, хранения и выдачи как
1839247
14 входного значения степени принадлежности в блок 10 вычислений во время работы устройства, так и значений степеней принадлежности эталонных нечетких множеств а блок 17 памяти во время подготовки к работе, Регистр имеет четыре информационных входа, на которые поступает значение степени принадлежности, и четыре информационных выхода, Для записи в регистр на вход jjllpBBëåíèÿ записью подается положительный фронт сигнала записи с выхода 7 блока 8 управления.
Блок 6 выбора эталона (фиг. 3) предназначен для формирования адреса эталонного значения степени принадлежности (для выборки из блока 17 памяти), соответствующей поступившему значению признака и сигнала, информирующего о том, что значение признака не попало в соответствующее эталонное нечеткое множество. Блок выбора эталона имеет шестиразрядный информационный вход для значения признаков, трехразрядный адресный выход и выход 18, На выходе 18 устанавливается высокий уровень, если значение признака не попало в соответствующее эталонное нечеткое множество, и низкий уровень в обратном случае, Регистр 46 предназначен для приема, хранения и выдачи входного значения признака. Регистр 45 предназначен для хранения наименьшего значения признака эталонного нечеткого множества, степень принадлежности которого не равна нулю (далее будем называть эталонное значение признака). Например, на фиг. 1 эталонное значение признака для нечеткой переменной "малая" равна О, а для понятия "большая" — 13. Регистры 45 и 46 отличаются от регистра 1 только количеством разрядов.
Эти шестиразрядные регистры в работе аналогичны регистру 1, Сумматор 48 предназначен для формирования разности между входным значением признака и эталонным, Сумматор имеет шестиразрядный входдля инверсного входного значения признака и шестиразрядный вход для эталонного значения признака. Суммирование производится в дополнительном коде, поэтому на входе переноса всегда сигнал высокого уровня, Комбинационная схема из элементов ИЛИ вЂ” НЕ 49 и И вЂ” НЕ 50 служит для формирования сигнала о непопадании значения признака в эталонное нечеткое множество.
Рассмотрим работу блока 6 на примерах. Пусть входное значение признака равно Хт = 11 (в двоичном коде 001011), а эталонное — Хэ = 13 (-13 в двоичном дополнительном коде 110011).
XT 11 001011
+ -Хэ -13 110011
Xт — ХэF11 110
Перенос из старшего разряда равен О, что свидетельствует об отношении Хт < X>.
Элемент И-НЕ 50 формирует сигнал высокого уровня в таких случаях. Пусть теперь Хт
= 26 (в двоичном коде 011010).
Хт 26 01 1010
+ -Х, — 13110011
XT — Хэ 1 О 01101
Как видим перенос равен 1 (XT > = )4). Но разница больше восьми (о чем свидетельствуют три старших разряда), и, следовательно. входное значение признака не попало в базовое множество. Элемент ИЛИ вЂ” НЕ 49 формирует сигнал, информирующий о такой ситуации. Пусть XT = 18 (в двоичном коде
010010).
Хт 18 010010
+ -X — 1311OO11
Хт — Хэ.1 000101
Перенос равен 1 (Хт = Хэ). Три старших разряда равны О, следовательно, входное значение признака попало в базовое множество, На выходе элемента И-НЕ 50 сигнал низкого уровня. Три младших разряда
101 — это адрес вблоке 17 памяти,,по которому хранится эталонное значение степени принадлежности, соответствующее значению 18 на базовой шкале эталонного множества "большая", т.е. 0,8 (см. фиг. 1), Пусть XT = 13 (в двоичном коде 001101).
Х 13 001101
+: Х1. ШОИ1
Хт-Х 1 000000
Перенос равен 1 (Хт > = Хз), На выходе элемента И-НЕ 50 сигнал низкого уровня.
Иэ блока 17 памяти выбрано значение по адресу 000, т.е. эталонная степень принадлежности, соответствующая значению 13 на базовой шкале.
Блок 17 памяти (фиг, 4) предназначен для приема, хранения и выдачи восьми четырехразрядных чисел — эталонных степеней принадлежности нечеткого множества для конкретной лингвистической переменной. Каждое число хранится в регистре 53, аналогичном по составу регистру 1. Дешифратор 51 предназначен для выбора регистра при записи информации в блок памяти. На его адресный вход поступает адрес иэ блока
8 управления, на управляющий вход — сигнал выбора, Мультиплексор 54 предназначен для коммутации одного из выходов регистров на выход блока памяти. Трехразрядный адрес на мультиплексор поступает из блока 6 выбора эталона. Таким образом, блок 17 памяти имеет один четырехразрядный информационный вход и один четырех15
1839247
16 разрядный информационный выход, два трехразрядных адресных входа, вход выбора блока памяти, вход записи.
Блок 10 вычислений (фиг. 5) предназначен для выполнения операций над входным и эталонным значениями степени принадлежности. Входное значение поступает из регистра 1, а эталонное — из блока 17 памяти, Результат операции поступает с выхода блока 10 вычислений через элемент ИЛИ 19 на вход блока 21 формирования минимума.
Таким образом, блок вычислений имеет две четырехразрядных информационных входа и один четырехразрядный выход, Кроме того, блок вычислений имеет трехразрядный вход кода операции. Коды операций приведены в табл, 2.
Элементы HE 57 и 60 предназначены для выполнения операции дополнения над, значением степени принадлежности. Если нэ вход элемента НЕ поступает значение
3/15 (0011), то на выходе будет 12/15 (1100), Схемы сравнения 56, 58 и 64 предназначены для сравнения двух четырехразрядных чисел, поступающих на два информационных четырехразрядных входа, Схема сравнения имеет один выход, Если число с первого информационного входа больше, чем число с второго информационного входа, то на выходе схема формирует сигнал высокого уровня, В противном случае на выходе сформирован сигнал низкого уровня. Коммутатор 55 предназначен для коммутации входа прямого входного значения степени принадлежности и инверсного значения эталонной степени принадлежности, Он работает в соответствии с табл. 3. Коммутатор имеет два четырехразрядных информационных входа. четырехразрядный выход и два управляющих входа.
Коммутатор 59 предназначен для коммутации эталонного значения степени принадлежности и инверсии текущего значения. По составу он аналогичен коммутатору 55 и работает е соответствии с табл. 4.
Коммутатор 63 предназначен для коммутации выходов коммутатора 55 и выходов коммутатора 59, имеет три управляющих входа, а в остальном аналогичен коммутатору 55. Работает он в соответствии с табл, 5, Регистр 66 служит для приема и хранения результата операции, По составу аналогичен регистру 1, Для записи результата в регистр 66 необходимо подать положительный фронт сигнала с выхода 32 блока 8 управления на вход 31 управления записью.
Покажем работу блока вычислений на примере. Предположим на выходах ЗО установлен код операции эквивалентности 000.
На вход 9 поступает значение а =- 8/15. э на вход 22 — значение h = 10/15. Тогда на входы схемы 56 сравнения и коммутатора 55 поступают значения а = 8/15 и b = 5/15, тэк как
5 а > Ь, на выходе схемы 56 устанавливается высокий уровень, В соответствии с табл, 3 коммутатор 55 пропускает а, т.е. выполняется операция max(a > h). Нэ входы схемы поступают значения Ь = 10/15 и а = 7/15, на выходе схемы сравнения будет высокий уровень и коммутатор 55 пропускает значение b, т.е, выполняется операция max (m, а). Значения max(a, Ь) и max (b, а), равные 8/15 и 10/15, поступают на входы коммутатора 63 и схемы 64 сравнения, на выходе последней формируется низкий уровен ь, так как 8/15 < 10/15. Тогда коммутатор
63 пропускает наименьшее число (см.табл.
5), т,е. 8/15, и íà его выходе появляется результат операций min(max(a, b), max(b, а)) или п п((а — b), (b — а)). После подачи положительного фронта на вход 31 результат операции записан в регистр 66.
Элемент ИЛИ 19 (фиг. 2) предназначен
25 для формирования входной информации для блока формирования минимума. Если блок выбора эталона сформировал сигнал высокого уровня на выходе 18 (входной при.— знак не попал в нечеткое множество}, то
30 элемент ИЛИ 19 на все четыре входа блока формирования минимума подает сигналы высокого уровня.
Блок 21 формирования минимума(фиг.
6) предназначен для определения минимума из последовательности чисел, поступающих на его вход. В нем определяется степень эквивалентности нечеткого множества, описывающего входное состояние, и эталонного нечеткого множества. Блок име40 ет четырехразрядные информационные вход и выход и два управляющих входа. Для начальной установки регистра 72, е котором хранится минимальное число, на вход 35 установки регистра необходимо подать по45 ложительный фронт сигнала 37 от блока 8 управления. Для записи е регистр 72 на вход
34 необходимо подать положительный фронт сигнала 36 от блока управления. Схема 70 сравнения и мультиплексор 71 служат
50 для выбора минимального числа из двух: хранимого в регистре 72 и поступившего на вход 20 блока формирования минимума.
Схема 70 сравнения аналогична схеме 56 сравнения блока 10 вычислений. Регистр 72
55 аналогичен регистру 1 устройства 3, Мультиплексор 71 имеет два четырехразрядных информационных входа и один управляющий вход и предназначен для.коммутации одного из двух своих входов на выход в зависи18
1839247
5
55 мости от уровня сигнала на управляющем входе, Блок 39 определения максимума (фиг, 7) предназначен для определения максимального числа из восьми четырехразрядных чисел, поступающих на вход блока 39, Кроме того, в блоке определяется трехразрядный код, соответствующий номеру максимального числа из поступивших. Блок имеет восемь четырехраэрядных информационных входов и семиразрядный выход(четыре разряда максимальной степени эквивалентности + три разряда номера эталонного множества). Все схемы сравнения в блоке
39 аналогичны по составу и назначению схеме 56 сравнения блока 10, Мультиплексоры
77, 78, 79, 80. 91, 92, 94 аналогичны по составу и назначению мультиплексору 71 блока 21, т.е. имеют два четырехразрядных входа, четырехразрядный выход и один управляющий вход. Комбинированная схема из элементов НЕ 103, 104, 105, И 106, 107, ИЯИ 108, НЕ 111 и мультиплексора 102 предназначена для определения трех разрядов номера эталонного множества, наиболее сходного с входным множеством.
Мультиплексор 102 имеет четыре информационных входа, два управляющих входа и один выход и предназначен для коммутации выходов 95, 96, 97, 98 схем сравнения на вход элемента 111 НЕ. Работа комбинационной схемы из элементов Н Е 103, 104, 105, И 106, 107, ИЛИ 108, НЕ 111 и мультиплексора 102 описана s табл. 6. В ней представлена зависимость характера коммутации в мультиплексоре 102 от сигналов на выходах
99, 100, 101 схем сравнения, Регистр 41 предназначен для приема, хранения семиразрядного результата работы всего устройства: четырехразрядная наибольшая степень эквивалентности поступившего нечеткого множества эталонным нечетким множеством и трехразрядный порядковый номер соответствующего эталонного множества. Для записи информации в регистр необходимо на вход 42 управления записью регистра подать положительный фронт сигнала 43 от блока 8 управления. Для обнуления регистра положительный фронт необходимо подать íà его вход сброса, Блок 8 управления предназначен для формирования сигналов управления для всех остальных блоков устройства, Блок управления микропрограммного типа, Элементы НЕ 112, И 113, 114 предназначены для управления работой счетчиков 115 и
116, которые, в свою очередь, предназначены для формирования адреса микрокоманды в элементе 118 памяти. Счетчики 115 и
116 аналогичны по составу и имеют счетный вход, вход сброса в ноль, вход начальной установки, при появлении высокого уровня на котором в счетчик заносится адрес, прошитый на информационных входах счетчика. Элемент 118 памяти предназначен для хранения двух микропрограмм: микропрограммы записи эталонов в блоки 17 памяти и микропрограммы обработки входной информации. Он имеет N адресных входов и 23 выхода, предназначенных для управления.
Рассмотрим работу устройства в целом под управлением блока .8 управления по временной диаграмме (фиг. 8).
Перед началом работы устройства на входе блока 8 управления "Пуск" необходимо сформировать высокий уровень. При этом в блоке управления происходит начальная установка адреса первой микропрограммы в счетчик 115 и сброс в ноль счетчика 116.
Предлагаемое устройство работает в двух режимах: режиме записи эталонов и режиме обработки входной информации.
Режим идентифицируется уровнем сигнала на входе режима блока управления; низкий уровень для первого режима и высокий для второго, Для непрерывной обработки входных нечетких, множеств вначале работы в блоки 17 памяти устройства и в регистр хранения эталонного значения признака необходимо занести информацию об эталонных нечетких множествах, Таким образом, в каждый из восьми блоков памяти необходимо записать восемь значений степеней принадлежности и в каждый блок выбора эталона — эталонное значение признака. Для этого на входе режима блока управления необходимо поддерживать низкий уровень. При этом на счетчик 116 счетные импульсы не поступают, На группу 2 информационных входов устройства подают эталонные значения степеней принадлежности, сопровождающиеся импульсом сопровождения данных и иМпульсом тактовой синхросерии, поступающими на вход блока 8 управления, С каждым поступлением импульса сопровождения и импульса синхросерии счетчик 115 производит инкремент адреса. Из элемента 118 памяти на выход блока управления поступают. при этом следующие сигналы: сигнал выбора соответствующего блока памяти ($1) на выходе 26, адрес ($2, S3, $4) для записи поступившего значения на выходе 25 и, когда выставлены эти сигналы. строб записи (S5) на выходе 23. Эталонные значения признака поступают по группе 4 информационных входов устройства в один момент времени вместе с поступлением соответст20
1839247
25 (56) Авторское свидетельство СССР
М I462348, кл. G 06 F 15/20, 1989, 40
Авторское свидетельство СССР
bL 1451677, кл. G 06 F 15/20, 1989.
50
Таблица 1
Где Y1 — сильно уменьшить скорость, Y2 — увеличить скорость, YN— повернуть руль влево. вующих степеней принадлежности по группе 2 информационных входов устройства.
При этом из элемента памяти на выход блока управления поступает микрокоманда записи эталонного значения признака в регистр 45 соответствующего блока выбора эталона. После записи всех 64 эталонов, по восемь в восемь блоков памяти, из элемента
118 памяти поступает микрокоманда, по которой происходят сброс в ноль счетчика 115 и начальная установка счетчика 116 (начальный адрес второй микропрограммы). Устройство готово к работе.
Устройство обрабатывает элементы входного нечеткого множества последовательно: один элемент за один такт без пауз.
В блок управления при этом поступает синхросерия на вход тактового синхроимпульса. Вместе с поступлением первого данного на вход устройства уровень на входе режима блока управления необходимо сделать высоким. С поступлением синхроимпульса счетчик наращивает адрес обращения к элементу 118 памяти. Поступающая входная информация обрабатывается одновременно в восьми ветвях устройства. Значение признакэ поступает в устройство по группе
4 информвционных входов. Степень принадлежности поступает в устройство по группе 2 информационных входов в момент 30 времени ц (фиг, 9). Блок управления вырабатывает микрокоманды для записи этих значений в регистр 1 и регистр 46, содержащие высокий уровень на выходах 7 и 14 соответственно (S6). После этого блоки 6 выбора эталона формируют адреса обращения к блокам 17.памяти к моменту tz и соответствующие эталонные значения степеней принадлежности поступают на группу 29 информационных входов блока 10 вычислений (момент времени з). На rpynne 9 информационных входов блока вычислений с выхода регистра 1 к этому моменту уже выставлено значение входной степени принадлежности. Результат операции поступает на вход регистра 66 блока 10 вычислений (момент времени t4). Код операции выставлен на входы 67, 68, 69 блока вычислений от блока 8 управления по выходу 30 и задает используемую операцию над входной и эталонной информацией. Для записи результата в регистр 66 блок управления вырабатывает положительный фронт S7 на выходе 32. Если входное значение признака не попадает в интервал признаков эталонного нечеткого множества, то соответствующий этому множеству блок выбора эталона вырабатывает высокий уровень на выходе 18. Этот сигнал и результат операции поступают через элемент ИЛИ 19 на вход блока 21 формирования минимума. К моменту времени ts определяется минимум в блоке формирования минимума. Таким образом, блок формирования минимума последовательно определяет наименьшее из результатов операции, т.е. степень сходства входного и эталонного нечеткого множеств. Для записи минимума в регистр 72 используется положительный фронт S8 на выходе 36. Таким образом, в каждом такте производятся три действия: прием очередного элемента входного нечеткого множества, выполнение операции над предыдущим значением, определение минимума по операциям над значениями, поступившими раньше, чем один такт назад. блок определения максимума выбирает наибольшую из степеней сходства, полученных блоками формирования минимума, При этом в блоке определяется какое из эталонных множеств имеет наибольшую степень сходства (трехразрядное число). Для записи результата работы устройства (семь разрядов) в регистр 31 блок управления вырабатывает положительный фронт 39 на выходе 43.
AVLSI implementation of Fvzzy-Inference
Engine Toward an Expert system an в Chip, MasakI Togai Hlrouki Vatanabe, "Information
Science" ЬЬ 38.
22
1839247
Таблица 2
Таблица 3
Табл и ца 4
Таблица 5
1839247
Таблица 6
Формула изобретения
1, УСТРОЙСТВО ДЛЯ ОБРАБОТКИ НЕЧЕТКОЙ ИНФОРМАЦИИ, содержащее входной регистр, выходной регистр, блок определения максимума, блоки формирования минимума, выход блока определения максимума соединен с информационным входом выходного регистра, выход которого является выходом устройства, группа информационных выходов блоков формирования минимума соединена с группой информационных входов блока определения максимума, отличающееся тем. что, с целью увеличения быстродействия и расширения класса решаемых задач,за счет увеличения набора операций над элементами нечетких множеств, в него введены элементы ИЛИ, блок управления, блоки определения эталонов, блоки памяти, блоки вычислений, группа информационных входов входного регистра соединена с первой группой информационных входов устройства, группа вторых информационных входов устройства соединена с группой информационных входов блока выбора эталона, вход управления записью входного и выходного регистров соединен с первыми и вторыми выходами блока управления соответственно, входы которого являются входами запуска, тактовых импульсов, импульсов сопровождения и входом режима устройства соответственно, группа прямых выходов входного регистра соединена с группой первых информационных входов блоков вычисле ний. первые и вторые входы записи блоков выбора эталона соединены с третьими и четвертыми выходами блока управления соответственно, адресные выходы блоков выбора эталонов соединены с первыми ад5 ресными входами соответствующих блоков памяти, выходы блоков выбора эталона соединены с первыми входами элементов
ИЛИ, выходы которых соединены с информационными входами соответствующих
10 блоков формирования минимума, входы управления записью всех блоков памяти объединены и соединены с пятым выходом блока управления, входы выбора блоков памяти соединены с соответствующими выходами управления памятью блока управления, вторые адресные входы блоков . памяти объединены и соединены с девятым входом блока управления, группа ин20 формационных входов блока памяти соединена с группой первых информационных входов устройства, группа информационных выходов блоков памяти соединена с второй группой информационных входов блоков вычислений, группы
25 входов кода операции блоков вычислений соединены между собой и соединены с соответствующей группой выходов коммутации блока управления, информационные выходы блоков вычислений соединены с вторыми входами соответствующих элементов ИЛИ, входы управления записью блоков вычислений обьединены и соединены с шестым выходом блока управления, 35 входы установки и входы управления записью блоков формирования минимума объединены и соединены с соответствующими седьмыми и восьмыми выходами блока управления.
1839247
2, Устройство по п,1, отличающееся тем, что блок определения минимума содержит регистр, схему сравнения, мультиплексор, группа первых информационных входов блока соединена с группами ïåð- 5 вых информационных входов схемы сравнения и мультиплексора, выход схемы сравнения соединен с управляющим входом мультиплексора, выход которого соединен с информационным входом регистра, выход которого соединен с выходом блока и вторыми информационными входами схемы сравнения и мультиплексора, входы установки и сброса блока являются соответствующими входами регистра.
1839247
1839247
О Ю7
puz7
1839247
3839247
Я .УГ ,Уб
Л?
4.7
1839247
Составитель В. Юкин
Техред М. Моргентал
Корректор М, Куль
Редактор Т, Юрчикова
Тираж Подписное
НПО "Поиск" Роспатента
113035, Москва, Ж-35, Раушская наб„4/5
Эакаэ 3407
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101
