Устройство для деления чисел^^'^•e//iv,./^^^»й7га,, wl_^я5лйот?я'д/

 

О П И С А Н И Е l98046

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

E(a. 42m, 14

Заявлено 16;11.1966 (№ 1057649/26-24) с присоединением заявки №

Приоритет

Опубликовано 1967. Бюллетень № 13

Дата опубликования описания 1.1Х.1967

NHK G 061

УДК 681.142.07(088.8) Комитет по делам иаобретений и открытий при Совете Министров

СССР

Авторы изобретения

10. В. Гаврилов и A. Н. 11учко

Заявитель

УСТРОЙСГВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ

Известны устройства для деления чисел, содержащие регистр делимого, регистр делите-ля и пирамиду сумматоров.

Предложенное устройство отличается от из. вестных тем, что оно содержит двухрядовой сумматор преобразования делителя, дешифратор определения вспомогательных чисел делителя, сумматоры образования вспомогательных чисел делимого и делителя, дешифратор регистра делителя; причем выход пирамиды сумматоров соединен со входом дешифратора регистра делителя; выход регистра делителя — со входом дешифратора регистра дели.теля и дешифратора сумматора преобразования делителя и со входами сумматоров вспомогательных чисел делителя, выходы которых подсоединены ко входам дешифратора сумматора преобразования делителя; выход сумматора преобразования делителя соединен со входом дешифратора сумматора преобразования делителя, выходы которого подключены к выходным схемам, которые также соединены с выходами регистров делимого и сумматоров вспомогательных чисел делимого, а выход регистра делимого подсоединен ко входам сумматоров вспомогательных чисел делимого; и выходы дешифратора регистра делителя подключены ко входу регистра делителя и ко входам сумматоров вспомогательных чисел делимого и делителя.

Это позволяет ускорить операцию деления

:a счет параллельной обработки групп разрядов делителя.

На фиг. 1 показана блок-схема устройства деления; на фиг. 2 — блок-схема сумматора преобразования делителя.

Устройство .содержит сумматор делителя

С, состоящий из регистра 1 делителя, дешифратора 2 регистра делителя, сумматора 3 вспомогательных чисегг Сп делителя, сумматора 4 вспомогательных чисел Сп делителя, сумматора 5 вспомогательных чисел С г делителя, сумматора б преобразования делителя, дешифратора / сумматора преобразова15 пия делителя, и регистр 8 делимого, к триггерам которого подсоединен сумматор делимого

А, состоящий из сумматора 9 вспомогательных чисел А" челимого, сумматора !О вспомогательчых чисел А" делимого, сумматора

20 11 вспомогательных чисел А делимого, входных схем 12 пирамиды 18 сумматоров.

Регистр 1, в котором находится делитель, соединен с дешифратором 2, содержащим.пягиразрядпый дешифратор для получения ука25 заний о формировании вспомогательных величи делителя и делимого, а также служащим для сдвига частного в конце деления и сдвига делителя перед делением. Регистр 1 соединен также с сумматорами 8, 4, 5, служащими ч0 для выработки трех из четырех необходимых

198046

А+ — А

А m

С 1 с+ — с

3 вспомогательных чисел делителя (в качестве четвертой величины берется сам делитель, находящийся в регистре 1) .

Сумматоры 3, 4, 5 соединены с дешифраторами 2 и 7. Дешифратор 2 связан с сумматорами 9, 10, 11, служащими для получения трех из четырех необходимых вспомогательных чисел делимого (четвертая величина — это само делимое, или содержимое регистра 8).

Регистр 1 соединен также с дешифратором

7, обслуживающим сумматор 6 и определяющим, какое одно из четырех вспомогательных чисел делителя следует прибавить к делителю, чтобы привести его к необходимому виду.

Дешифратор 7 содержит входные схемы, позволяющие в каждом такте прибавить к делителю одно из вспомогательных чисел делителя. Сумматор 6 связан с дешифратором 7.

Сумматор 6 преобразования делителя (см. фиг. 2) содержит разбитые на группы из трех одноразрядные суммирующие схемы 14, причем цифра переноса, которая образуется на выходе каждой из таких групп, запоминается соответствующими вспомогательными триггерами 15, в которых эта цифра переноса сохраняется до следующего цикла преобразования делителя, а выход вспомогательного триггера подключен к следующей группе разрядов сумматора преобразования делителя и участвует в сложении только в следующем цикле.

Дешифратор 7 связан с входными схемами пирамиды сумматоров. Регистр 8, содержащий делимое, связан с сумматорами 9, 10, 11 и 12 и дешифратором 2. Пирамида 13 сумматоров связана с входными схемами 12 и дешифратором 2.

Если делитель имеет вид О.... 010......0, т. е. такой вид, когда п — разрядное число имеет золько одну единицу в 1-ом разряде и остальные (и — 1) разрядов заняты нулями, можно произвести деление с точностью до единицы младшего разряда частного, взяв в качестве частного разряды делимого от п-го по j-й включительно (запятая справа, младшие разряды справа) и сдвинув их íà (j — 1) разряд вправо. Так как в общем случае делитель имеет произвольный вид и может отличаться от вида 0...010...0, то он приводится к виду

0...011...1 (можно к виду 0...010...0),используя формулу т е. одновременно с делителем изменяется соответствующим образом делимое. В общем случае число разрядов приведенного к виду 0:..011...1 делителя, находящегося в сумматоре 6, нужно брать меньше, чем удвоенное число разрядов регистра, содержащего делитель, т. е. добавляя после запятой некоторое число разрядов, содержащих до деления одни нули, исходя из требуемой точности получения частного. Произвольный делитель

4 приводим к виду 0...011...1 последовательно пс тройкам разрядов, т. е, проанализировав каждую тройку разрядов, находящуюся в сумматоре 6, один раз прибавляем или вычитаем одно из чисел С, Сп, С ", С, если необходимо, чтобы в рассматриваемых трех разрядах в результате оказались записанными все единицы. Для преобразования делителя по группам, каждая из которых включает три разряда, требуется четыре числа С, Сп, С ", С .

Вспомогательные числа С, Сп, Сп, С делителя получаются путем прибавления к делителю или вычитания из него чисел, кратных делителю. В табл. 1 показано, что из любого делителя (все возможные варианты взяты в столбце 2 табл. 1) можно получить все четыре вспомогательных числа С, Сп, Сп, С делителя (см. столбец 4 табл. 1), анализируя одновременно не более пяти разрядов делителя с помощью дешифратора 2. В столбце 3 табл. 1 показано, какие преобразования в каждом конкретном случае надо сделать над делителем. Три числа из С, С", С ", С получаются в сумматорах 3, 4, 5, а в качестве четвертого может быть взят сам делитель или результат суммирования в регистре 1. Таким образом дешифратор 2 дает команду каждому из сумматоров 3, 4, 5, выработать С и каждому из сумматоров 9, 10, 11 соответственно выработать по такому же закону А .

Некоторые из сумматоров 3, 4, 5, 9, 10, 11 могут представлять из себя двухэтажную пирамиду сумматоров, так как необходимо сложить или вычесть три кратных слагаемых (см. табл. 1) .

Почти все необходимое для деления оборудование может быть использовано при умножении, а именно пирамида 13 сумматоров с входными схемами 12 и сумматорами 1, 3, 4, 5, 9, 10, 11 и регистры 1 и 8.

В табл. 2 показано, что, рассматривая в начале преобразования делителя разряды делителя, находящегося в сумматоре 6, сдвинутого таким образом, чтобы старшая единица делителя оказалась в старшем разряде (т. е. в крайнем левом при запятой справа), а именно

n(n — 1), (n — 2)-е разряды сумматора преобразования делителя и триггеры 15 Z, Z, (см. фиг. 2) можно в любой ситуации прибавить к числу, находящемуся в сумматоре 6, либо вычесть из него одно из чисел С, Сп, Сп, С так, чтобы в анализируемых разрядах и, и — 1, и — 2 оказались после суммирования все единицы, а в триггере Z< был нуль, что свидетельствует о том, что данная группа разрядов сформирована.

Сложение (вычитание) в сумматоре 6 проводим одновременно со сдвигом на три разряда влево, и в следующем такте в разрядах и, n — 1, n — 2 и триггерах Z Z> оказываются очередные разряды в делителях, которые нужно проанализировать и либо вычесть, либо сложить с одним из чисел С, Сп, Сп, Сп .

198046

Та блица 1 (деления) Формула образования вспомогательных чисел

С делителя

Необходимый вид вспомогательных чисел С делителя

) 1ъ)ЧЪ

Вид делителя С п/п

С1= 0..01000Х..Х

С4=С1

C =(С,)+(С, (-2))

C«(Ñ,)+(Ñ, (1))

С1 = (C,) — (C, (-3))

С4= (С,) — (С, (--3)) для Сз=О...OIOOOIIX..Х

С = (Сз) — (Сз (— 4)) для Сз=О...OIOOIOX...Х

С = (Сз)+ (Сз (— 3))

C — (Сз)+(Сз (3))+ (Сз для Сз=О...OIOOIOX...Х

С = (Сз) + (Сз (— 4) ) + (Сз для С8= 0...01001!X...Х

C (Сз)+(Сз (1))+(Сз

С = (Сз) + (Сз (— 1)1 + (Cs для Сз=О...OIOIOOX...Х

= (Сз)+ (Сз (-4)) + (Сз для С8= 0...0IOIOIX...Х

С«1= (Сз) + (Сз (2))

= (Сз) + (Сз (— 1) ) — (Сз

С = (C„)+ (С4 (1))

С (С4)+ (С4 (-3) J

C = (С4)+ (С4 (— 2)) для C4=0..0IOIIIX...Х

C = (С4)+ (С4 (- 2))+

+ (С„(3) J для С4 — — О...OIOIIOX...Х

С = (С,) + (С, (-3)) + (Сз для С5=0..011000Х..Х

С = (C5)+ (С, (4)) +С, ДЛЯ сз= О...О...OIIOOIX...X

С = (C5) — (С, (3) )

C = (С,)+ (С, (--2)) для Cs=o.. OIIOOOX ..Х

С вЂ” (С5)+ (Сз (3)) для C5=0..01IOOIX...Х

С = (Сз) + (Cs (— 2) )

С« = (С.) + (С, (-1)) + (С.

С =C, Ш

C V=(С,)+(C, (— 3)J

С = (С7) + (С, (— 2) ) — (С7 для С7 — — 0...011100X..Õ

С = (Сз) + (Сз (— 2)) — (С7 для Сз=0..011101Х...Х

С =(С,)+(C, (-2))

С« = (С,) — (С, (-3) )

С1Ч=C„

C = (Сз)+ (Сз (3))

= (Сз) + (Cs (1))

= (Cs) + (Сз (- 1)) + (Cs

С =С, C1 = О...OIOOOX...Х

С!1 =O...OIOIX...Õ

C«I =O...OIIOX...Õ

С1У =0...0!!!Х...Х

Сз =- О...OIOOIX..X (2)) (2)) (4)) (— (3) ) Сз = О...OIOIOX..Õ (— (1) ) (4) С4 — O...OIOIIX...X

С =0 OIOOOX...Х

С« =O..0101Х..Х

С = 0...01 IOX..Х

С =0..0 ..X

Сз = 0...01 IOOX...Õ (2)) (2)) Сз =-0...0!10!Х...Х (— 3)) С =О...О!!!ОХ...Х (4)) (— 3)) С =0...01000 Х ...X

С = 0...01 01 X...Õ

С«1 =0...01 IOX X

CIV = 0...01!IX...Х

Сз = О... 01111Õ..Х (2)) Примечания:

1. Индекс «к» при (CK) является номером вида делителя, 2. Запись (Ск(Х)) означает делитель С„сдвинутый на Х разрядов вправо.

3. Вспомогательные числа А, А, А, A делимого образуются из делимого и его кратных по тем же форму

1 « 1« IV лам, что и вспомогательные числа С, С, С, С делителя (см. столбец 3), одновременно с ними.

1 11 «1 IV

198046

Т а б л и ц а -2 (преобразования делителя) Исходное состояние разрядов и, и — 1, и — 2

Исходное состояние триггера

«а

Исходное состояние триггера а

Формула преобразования разрядов и, и — 1, и — 2

Примечание п/и

Группа уже сформирована

Группа считается сформированной после установки триггера

Zob«1»

001

011

101

ПО

111

1

1

1

29

Прим

2. После

Zo — «О», а чение. е ч а н и я: 1. При вычитании используется дополнительный код. окончания процесса формирования группы разрядов перед сдвигом, в триггере в и, n — 1, n — 2 разрядах — «1» триггер Z> может при этом иметь произвольное знаЕсли мы прибавляем к числу, находящемуся в сумматоре 6, одно из чисел С, то одновременно к делимому, поданному на пирамиду 18 сумматоров, прибавляем число А .

Если мы вычитаем из числа, находящегося в сумматоре б, вспомогательное число С дслителя, то соответствующее число А тоук" вычитаем через входную схему пирамиды сумматоров. Числа А на пирамиду подаются одновременно с преобразованием каждой тройки

1

3

5

7

9

11

12

13

16

17

18

19

21

22

23

24

26

27

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

001

011

101

111

001

011

101

110

111

001

011

101

101

111

0

0

0

0

0 (C.)+ (C ч) (С1) + (С| ) (С2)+ (сп ) (Сз) + (С ) (С l+(Cш (1)) (Co)+ (С (— 1)) (Сб) + (С (— 12) (С,) (С,) + (Сп ) (Co)+ (С ) (С|о) + (С ) (С„)+ (С" (-1И (С >s) + (С (-1) ) (С д) + (С (-2) ) (С ;,), (C«) — (С (— 3)) (Си) — (С (— 2)) (С в) — (С (— 1) ) (С„) — (C (1)) (Coo) — (С ) (С ) — (Сп ) (С ) — (С ) (Coo) — (С (Сг ) — (С (2) ) (С,) — (С (-1) ) (С„) — (С" (1) ) (Cgq) — (С ) (Coo) — (С ) (C>o) — (С ) (С„) (С!Ч) (С.,) — (С разрядов делителя, а затем пирамида сумматоров однократно срабатывает, в результате чего получается преобразованное делимое.

После окончания работы пирамиды сумматоров с и-го по 1-й включительно разряды числа, полученного на выходе пирамиды сумматоров, передаются в погашенный регистр 1 делителя через дешифратор 2, где они сдвига.

10 ются íà j-1 разряд вправо.

198046

Таким образом частное получаем за однократное срабатывание пирамиды сумматоров.

Предмет изобретения

Устройство для деления чисел, содержащее регистр делимого, регистр делителя, пирамиду сумматоров, отличающееся тем, что, с целью ускорения операции деления за счет параллельной обработки групп разрядов делителя, оно содержит двухрядовой сумматор преобразования делителя, дешифратор определения вспомогательных чисел делителя; сумматоры образования вспомогательных чисел делимого и делителя, дешифратор регистра делителя; причем выход пирамиды сумматоров соединен со входом дешифратора регистра делителя; выход регистра делителя подключен ко входу

10 дешифратора регистра делителя, входу дешифратора сумматора преобразования делителя и ко входам сумматоров вспомогательных чисел делителя, выходы которых подсоединены ко входам дешифратора сумматора преобразования делителя; выход сумматора преобразования делителя соединен со входом дешифратора сумматора преобразования делителя, выходы которого подключены ко входам выходных схем, вторые входы которых также соединены с выходами регистров делимого и сумматоров вспомогательных чисел делимого, а выход регистра делимого подсоединен ко входам сумматоров вспомогательных чисел делимого, и выходы дешифратора регистра делителя подключены ко входу регистра делителя и ко входам сумматоров вспомогательных чисел делимого и делителя,