Устройство для цикловой синхронизации
Использование: в технике электрической связи, в частности в устройствах цикловой синхронизации, в цифровых телефонных системах. Сущность изобретения: устройство содержит распределитель 1 импульсов, вход 2 тактовых импульсов, вы ход 3 тактовых последовательностей импульсов , триггеры 4 и 6, элемент НЕ 5 информационный вход 7, выход 8 сигнала цикловой синхронизации, формирователь 9 сигнала позиции ожидания синхронизма, элементы И-НЕ 10 и 11, элементы ИЛИ-НЕ 12-14, интегратор 15. Цель - повышение точности цикловой синхронизации за счет уменьшения влияния слоев цикловой синхронизации в информационном сигнале 4 ил.
(юная Н 04 (7/08
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
Комитет Российской Федерации по патентам и товарным знакам (21) 5022198/09 (22) 16.12,91 (46) 07,09,93, Бюл. ¹ 33 — 36 (71) Центральный научно-исследовательский институт связи (72) Бурштейн Д.А., Рахман А.М, (73) Центральный научно-исследовательский институт связи (54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ (57) Использование: в технике электрической связи, в частности в устройствах цикловой синхронизации, в цифровых
„„RU„, 2000670 С телефонных системах. Сущность изобретения: устройство содержит распределитель 1 импульсов, вход 2 тактовых импульсов, выход 3 тактовых последовательностей импульсов, триггеры 4 и 6, элемент НЕ 5, информационный вход 7, выход 8 сигнала цикловой синхронизации, формирователь 9 сигнала позиции ожидания синхронизма, элементы И-НЕ 10 и 11. элементы ИЛИ-НЕ
12 — 14, интегратор 15. Цель — повышение точности цикловой синхронизации за счет уменьшения влияния слоев цикловой синхронизации в информационном сигнале, 4 ил.
О
С>
О ч
С () 2000670
Изобретение относится к технике электрической связи. в частности к устройствам цикловой синхронизации, и мо>кег быть использовано в цифровых телефонных системах.
Цель изобретения — повышение точности цикловой синхронизации путем уменьшения влияния сбоев цикловой синхронизации в информационном сигнале.
На фиг.1 представлена структурная электрическая схема устройства для цикловой синхронизации; на фиг.2 — распределитель импульсов; на фиг.3 — формирователь сигнала позиции ожидания синхронизма; на фиг.4 — интегратор, Устройство для цикловой синхронизации содержит распределитель 1 импульсов, вход 2 тактовых импульсов, выход 3 тактовых последовательностей импульсов, первый триггер 4, элемент НЕ 5, второй триггер
6, информационный вход 7, выход 8 сигнала цикловой синхронизации, формирователь 9 сигнала позиции ожидания синхронизма, первый и второй элементы И-НЕ 10 и 11, первый — третий элементы ИЛИ-НЕ 12-14, интегратор 15, Распределитель 1 импульсов содер>кит первый и второй триггеры 16 и 17, счетчики
18 и 19. первый и второй элементь, ИЛИ-HE
20 и 21, элемент ИСКЛ О lAfOU. ЕЕ ИЛИ 22.
Формирователь 9 сигнала позиции синхрониэма содержит элемент ИЛИ-НЕ 23. первый и второй триггеры 24 и 25.
Интегратор 15 содержит элементы
ИЛИ-НЕ 27 и 28, диоды 29 — 32, резисторы
33 — 36, конденсатор 37, общую шину 38.
Устройство для цикловой синхронизации работает следующи<л образом.
Устройство может находиться в одном из двух режимов; слежение за синхронизмом и поиск синхроимпульса.
В режиме сле>кения за синхронйзмом триггер 4 находится в единичном состоянии, При этом на выход 8 сигнала цикловой синхронизации поступает сигнал "Индикатор состояния синхронизма" вместо сиг<<ала
"Ошибка синхронизма", поступа<ощего в состоянии логического нуля. Сигнал с прямого выхода триггера 4 подается также на элемент ИЛИ вЂ” НЕ 12, обеспечивая формирование на его выходе уровня логического нуля.
Уровень логического нуля с выход;» эл teil та ИЛИ-НЕ 12 поступает на второй вход распределителя 1 импульсов и не препятствует его paGo е. На первый вход распределителя 1 импульсов по входу 2 поq;Ito 55 подавае<<ых на выход 3 тактовых последовательностей импульсов. Тактовые последовательности импульсов с третьего — шестого вь<ходов распределителя 1 импульсов подаются на входы элемента И-НЕ 10, а тактовые последовательности импульсов с третьего, седьмого и восьмого выходов распределителя 1 импульсов — на входы элемента И-HE 11, Выходные сигналы элементов И-НЕ l0 и 11 и тактовая последовательность импульсов с первого выхода распределителя 1 импульсов поступают на формирователь 9 сигнала позиции ожидания синхроимпульса. Активное состояние сигнала позиции о>кидания синхроимпульса формируется в то время, когда тактовая последователь«ост< импульсов с первого выхода распределителя 1 импульсов находится в состоянии логического нуля, а тактовые последовательности на его других выходах — в состоянии логической единицы. Сигнал позиции ожидания синхрои лпульса (актив«ое состояние логической единицы) поступает tla вторь<е входы элементов ИЛИНЕ 13 и 11, tкидания синхроимпульса. Когда сигнал позиции ожидания синхроимпульca переходит в пассивное состояние, то в заг>иси<лости от того. в каком состоянии находится в этот момент триггер 6, на выходе элемента ИЛИ-НЕ 14 или 13 воз«11кае» уровень логической единицы, который поступает на вход установки нуля или вход уст it Il f3>,оду cI . <<ро«<<эации. Так, если триггер 6 «аход<1тс«в сосгоянии логической единицы, То уровень логи еского нуля. поступа<ощий с его инвepctloгo выхода на первый вход элеме«<а ИЛИ-НЕ 14, приводит к появле<ию на е;о выходе уровня логической единицы. Уровень логll IecKoln единицы с выхода эл к<в<<та ИЛИ-t IE 14 поступая на 2>) Г>0Г;7f) ВхОд ус тановкб1 f.диниць> три<Гера 6. пp»f>r>>1 выходе) и фиксирует это состояние до перехода в активное состолние си>нала позиции ожидания синхроимпульсэ. Сигналы с прямого и инверсного выходов тригг ра б поступают нэ третий и четвертый входы интегратора 15, на первый и второй входь> которого подаются сигналы соответственно с прямого и инверсного выходов триггера 4. Состояние сигналов на входах интегратора 15 определяет постоянную времени его разряда и постоянную времени его заряда. 0 режиме слежения эа синхронизмом на первом входе интегратора 15 имеется уровень логической единицы, а на втором оходе— уровень логическо>о нуля. Если на позиции ожидания синхроимпульса в информационном сигнале на вход 7 поступила логическая единица, триггер 6 зафиксировал состояние логическо1 единицы, на третий вход интегратора 15 поступает уровень логической единицы, а на четвертый вход — уровень логического нуля. В этом случае осуществляется медленный подзаряд интегратора 15. Если на позиции ожидания синхроимпульса принята посылка логического нуля, то на третьем входе интегратора 15 полnn» ется уровень логического нуля, э нэ четвертом входе — уровень логической единицы. При этом осуществляется разряд интегратора 15. Постояннэл времени разряда интегратора 15 о этом режиме должна обеспечивать его разряд ниже порогового значения за время. равное трем-четырем периодам следооания синхроимпульсоо. Выходной сигнал интегратора 15 поступает на информационный вход триггера 4, на вход синхронизации которого подается сигнал опроса, период которого равен периоду пооторения синхроимпульса. Сигнал опроса формируется путем инвертирования элементом НЕ 5 тактовой последовательности импульсоо, формируемой на первом Bb>Yoäå распределителем 1 импульсов, Если в fioмент опроса уровень сигнала на инфор>лационном входе триггера 4 превышает пороговое значение, то триггер 4 сохраняет свое состояние, сигнал на выходе 8 сигнала цикловой синхронизации остается о состоянии norичсгкой единицы, а сигнал на прямом выходе триггера 4 — в состоянии norического нуля, что соответствует режиму слежения за синхронизмом. Если в мо>.1снт опроса уровень сигнала на информационном входе триггера 4 оказывается меньше порогового значения, триггер 4 перейдет в состояние логического нуля. Выходной сигнал — в состояние логическогo нуля, э сигнал lIn fII (!< i POHL1. 1 >Л.! ГOC ГО! I <> Г f I,I<, I;Il!i! l1 >>1» 11 и»фор":III»o>IIIO>1 ГL1! >I;\и< . >!л > <>>с;ну 1 и .<у ЛЛ0НГ> <>РРСДПС>СЛ ПОГ I.>f>VЛ ЛО< l1 ICC <,й f Д>1ниц> I, L1 coo T оГ>стоу>О>ц»>1 фаз»рпвэнии распр< .Дсл»тел«1 импульсов. Ilp«зто>л coolHoIIIcIILlc постоян>>>, х времени зэрлдэ и разряда интегратора 15 f! pcжL»ic с.ния за си>>хро><измом обе<:п<.«>inner поддержание уров>>л n»lxnq»oro сигнала оыш< . порогового значения flpl1 частоте сбоев синхр<н мпупьсэ 1/6 - 1/Я. Б режиме поиска синхронизма на третий вход элемента И/1И-НЕ 1? поступает УРООС>>Ь nOrl!«eCVOrO НУЛЛ С ПРЛ>1О< . ВЫХОДЭ триггсра 4. Нэ второй и четвертый входы элсмс>>тэ ИГ1И-НЕ 12 постут сигналы с е>.fxoдом соо>оетстоснно элементов И-НЕ 10 и 1, э lin псроь>й вход первого элемента ИЛИ- НЕ 12 — ин 12 ооон»кнст уровень логической единицы, который поступит нэ второй вход распределителял 1 11мпульсов, Г1остроение распрсделитсля 1 импульсоо обеспечивает его остановку при поступлении сигнала останоок» только о том спу«ае, если тактовая последовательность нз г>сроом выходе находится о состолн»и логического нуля, что соответствует позиции ожидания синхроимпульса. Таким образом, если нэ позиции ожидэнил синхроимпульсэ будет принята посылка логического нуля, то распределитель 1 им<>ульсоо обеспечивает его остановку о состолнии 0 (3/1) 1111111 (3/2...3/8). Такое состол>>ие будет продолжаться до появленил псроой посылки логического нуля в информпц»онно>л сиг»эпс. Появление посылк» логической единицы 0 информационном с»г»плс приведет к формированию уровня логического нуля на оыходс элемента И.Г1И I IE 12, сигнзл останов>.и распределителя 1 и>лпупьсоо псрсй,qcr В пассивное cocTo«IiI с, распределит ль 1 и Ir!yn>,coo начнет работа>ь, приняв позици>о, нэ которой поступ>,пл посылка логической единицы. По истс>E!>I»11 периода следооэ»ил синхроимпульсэ нэ оь>ходе фор>лировэтелл 9 си>нала пози!,l!>1o!кида>!ия с»> хрс»мпульсэ >>ололяется сLIã->>ал "Позиция ожидания синхроимпульс." Если о информэц»онно<л CL!rHane в это <>с.. !1>l поступит посылка логи и "..oil единицil 1;I Tplifr! ð 6 перейдет о с<>стояние ! Н И Ц Ы L1 3 LI K C LI I3 in Т 3 1 О C O 2(пр<"ГЮ 55 стояние. Интегратор 15 начнет эаряжагься. Постоянная времени заряда и«те<рэ<ора 15 в этом режиме обеспечивает зарлд интегратора 15 до порогового знэче«ия зэ вре1ля, равное трем-четырем периодам следования синхроимпульса. Если в информационном сигнале в это время поступит посылка логического нуля, То триггер 6 перейдет в состояние логического нуля, интегратор 15 быстро разрядится, так как постоянная времени разряда в этом режиме менее 1/8 периода повторения синхроимпульса, произойдет остановка распределигеля 1 импульсов до появления очередной посылки логической единицы в инфор1лэционном сигнале. Если на позиции ожида1<ия cll«хроимпульса в трех-четырех последова<ельных циклах будет принята посылка логической единицы в информационном сигнале, то заряда интегратора 15 превысит пороговое значение, а по сигналу опроса триггер 4 перейдет в состояние логической единицы, а устройство — B режим слежения зэ синхронизмом. 8 распределителе 1 импульсов с целью сокращения задержек первые две ступени деления собраны нэ триггерах 16 и 17 и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 22 по синхронной схеме. Дальнейшее деление осуществляется счетчиками 18 и 19, также соединенными по синхронной схеме и использующими в качестве входного тактового сигнала выходной сигнал триггера 17. В качестве сигнала ускоренного переноса для счетчика 19 используе =я выходной сигнал элемента И вЂ” НЕ 10. Элементы ИЛИ-НЕ 20 и 21 образуют схему остановки распределителя 1 импульсов, При появлении сигнала остановки «а выходе элемента ИЛИ-НЕ 12 (уровень логической единицы) нэ информационные входы триггеров 16 и 17 с выходов элементов ИЛИ вЂ” НЕ 20 и 21 поступает уровень логического нуля, что приводит к остаHoBKI. этих триггеров в состояние, когда на их прямых выходах формируется уровень логической единицы, Фор1лирователь 9 сигнала позиции ожидания синхроимпульса обесп»чивает формирование импульса положительной полярности длительностью в один период тактового сигнала. поступающего по входу 2 тактовых импульсов. Поступление уровня логического нуля на все входы эле1л»нта ИЛИ-НЕ 23 приводит к появлению «а его ВЫХОДЕ УРОВНЯ ЛОГИЧЕСКОЙ ЕДИНИЦ<Л, ПОЛОжительный перепад, возникшис< 1<а выходе элемента ИЛИ-НЕ 23. поступ;1»т «э в..од синхро«изэции триггера 24, нэ и«формациОННЫй ВХОД КОтОрОГО ПОСтуПЭ»т урОВЕ«ь ЛОги-I»cKo 50 сс<сгоя<<ие логической единицы. С прямого выхода три< гера 24 уровень логической единицы поступает на информационный вход триггера 25, который устанавливается в состояние логической единицы по тактовому сигналу, поступающему с входа 2 тактовых импульсов на его вход синхронизации, С выхода триггера 25 уровень логической едиНИЦЫ ПОСтУПЭЕт На ВХОД УСтаНОВКИ НУЛЯ триггера 24, который переходит в состояние логического нуля. В интеграторе 15 в режиме слежения за синхронизмом на первый вход элемента ИЛИ-HE 27 подается уровень логической единицы с прямого выхода триггера 4, а нэ первый вход эле1лента И-НЕ 28 — уровень нуля с инверс<<ого выхода триггера 4. При этом на выходе элемента ИЛИ -НЕ 27 уста<-<эвливэется уровень логического нуля. э на выходе элемента И-HF 28 — уровень логической единицы. Если с прямого выхода триггера 6 подается уровень логической едлницы, то осуществляется заряд конденсатора 37 через резистор 33. Диод 29 в этом слу <ае от р<лт. а диоды 30-32 закрыты. Если с прямого выхода триггера 6 подается уровень ло<ического нуля, то происходит разряд ко«денсэторэ 37 через резистор 34. Диод 30 при этом открыт, а диоды 29, 31 и 32 закрыты. В режиме поиска синхроимпульса сиг«ал нэ первом входе элемента ИЛИ-НЕ 27 находи1ся в состоянии логи еского нуля, а сигнал «э первом входе элемента И-НЕ 28 в состоянии логической единицы, Если сигнал H I прямом вь<ходе триггера 6 нахоДИТСЯ В СОСТОЯIIИИ ЛО<ИЧЕСКОЙ ЕДИНИЦЫ, ТО на выходе элемента ИЛИ-НЕ 27 формируетcÿ уроне«ь логической единицы и конденсатор 37 заряжается через резистор 35 и дополнительно через резистор 33. При этом диоды 30 и 32 закрыты, а диоды 29 и 31 olKpI«Tbl. Если си<нал на прямом выходе триггера 6 находится в состоянии логического нуля, то на в1лходе элемента И-НЕ 28 ФОРМИРУЕТСЯ УРОВЕНЬ ЛОГИЧЕСКОГО НУЛЯ И происходит быстр<лй разряд конденсатора 37 через резистор 36, При этом диоды 29 и 32 о<крыты, а диоды 30 и 31 закрыты. Поскольку величина сопротивления резистора 33 «а порядок больше величины сопротивле«ия резисторов 34 и 35, то его влиянием можно пренебречь. Формула изобретения Устроиство для цикловой синхронизац< и, содержащее первь<й и второй триггеры, эле ле«т НЕ, 1<в<ход которого подключен к << оду c11« ро«изэции и .рво<о триггера, а I«i1же р;с<<редел<11ель импульсов, пер2000670 Яиг. 2 вый вход которого является входом тактовых импульсов устройства, а выходы распределителя импульсов являются выходами тактовых последовательностей импульсов, о т л и ч а ю щ е е с я тем, что введены 5 первый, второй и третий элементы ИЛИНЕ, первый и второй элементы И-НЕ, формирователь сигнала позиции ожидания синхрониэма и интегратор, выход которого подключен к информационному входу пер- 10 вого триггера, прямой выход которого является выходом сигнала цикловой синхронизации и подключен к первому входу интегратора и третьему входу первого элемента ИЛИ-НЕ, первый вход которого 15 соединен с информационным входом второго триггера и является информационным входом устройства, входом тактовых импульсов которого является первый вход распределителя. соединенный с входом 20 синхронизации второго триггера, прямой и инверсный выходы которого подключены соответственно к первым входам второго и третьего элементов ИЛИ-НЕ, а также к третьему и четвертому входам интегратора, 25 к второму входу которого подключен инверсный выход первого триггера, при этом инверсный vыход первого элемента ИЛИ-HE подключен к второму входу распределителя импульсов, первый и второй выходы которого подключены к первым входам соответственно формирователя сигнала позиции ожидания синхронизма и второго элемента И-НЕ, а третий, четвертый, пятый и шестой выходы распределителя импульсов подключены через первый элемент И-НЕ к вторым входам формирователя сигнала позиции ожиданля синхронизма и первого элемента ИЛИ- НЕ, а также к третьему входу распределителя импульсов. седьмой и восьмой выходы ко1орого подключены соответственно к второму и третьему входам второго элемента И-НЕ, инверсный выход которого подключен к четвертому входу первого элемента ИЛИ-НЕ и третьему входу формирователя сигнала позиции ожидания синхронизма, выход которого подключен к вторым входам второго и третьего элементов ИЛИ вЂ” НЕ, инверсные выходы которых подключены соответственно к входу установки нуля и входу установки единицы второго триггера. причем восьмой выход распределителя импульсов подключен к входу элемента НЕ. 000670 Составитель Г.Лерантович Техред M.Ìoðãåíòàë Корректор Л.Ливринц Редактор А.Купрякова Заказ 3082 Тираж Подписное НПО "Поиск" Роспатента 113035, Москва, Ж-35, Раушская наб., 4/5 П оиэводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 рои в
