Устройство для выполнения подпрограмм

 

Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах ЭВМ высокой производительности . Цепь изобретения - расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти Устройство содержит блок памяти , блок памяти параметров, три элемента сравнения , два сумматора, семь входных регистров, одиннадцать регистров, три выходных регистра, одиннадцать коммутаторов, блок управления. Новым в устройстве является наличие двух дополнительных блоков памяти, дополнительного сумматора двадцати трех дополнительных регистров, двух дополнительных элементов сравнения, четырнадцати дополнительных коммутаторов, четырех блоков выработки модифицированного значения адреса. 11 ил.

(19) RU (11) (51) 5 G06 Е9 40

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 4921581/24 (22) 28.12.90 (46) 30.10.93 Бюл. ¹ 39 — 40 (71) Институт точной механики и вычислительной техники им.САЛебедева PAH (72) Волин В.С.; Лизоркина Г.Ф.: Лизоркин А.П.; Груздов ФА; Артемов AM. (73) Институт точной механики и вычислительной техники им.САЛебедева PAH (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ПОДПРОГРАММ (57) Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах .3ВМ высокой производи. тельности. Цель изобретения — расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти. Устройство содержит блок памяти, блок памяти параметров, три элемента сравнения, два сумматора, семь входных регистров. одиннадцать регистров, три выходных регистра, одиннадцать коммутаторов, блок управления. Новым в устройстве является наличие двух дополнительных блоков памяти, дополнительного сумматора двадцати трех дополнительных регистров. двух дополнительных элементов сравнения, четырнадцати дополнительных коммутаторов, четырех блоков выработки модифицированного значения адреса. 11 ил.

2002298

Изобретение относится к вычислительной технике и предназначено для использования в центральных процессорах (ЦП) ЭВМ высокой производител ьности.

Цель изобретения — расширение области применения за счет обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти, На фиг. 1 — 6 представлена блок-схема устройства вызова подпрограмм; на фиг, 7,— структура информации, приходящей по шине управляющей информации из устройства управления ЦП; на фиг, 8 — структура адресации к коду процедуры и данным; на фиг. 9 — структура стека активации процедуры и управляющего слова возврата; на фиг. 10 и

11 — алгоритм работы блока управления, Устройство содержит первый входной регистр 1. второй входной регистр 2, тоетий входной регистр 3, четвертый входной регистр 4, блок 5 управления, первый регистр

6, первый коммутатор 7, второй коммутатор

8, второй регистр 9, третий регистр 10, первый дополнительный блок 11 памя ги, третий коммутатор 12, блок 13 памяти, первый дополнительный коммутатор 14, второй дополнительный коммутатор 15, первый дополнительный регистр 16, второй дополнительный регистр 17, второй дополнительный блок 18 памяти, четвертый регистр 19, пятый регистр 20, первый элемент 21 сравнения, второй элемент 22 сравнения, третий дополнительный коммутатор 23, третий дополнительный регистр 24, четвертый дополнительный регистр 25, пятый дополнительный регистр 26, четвертый коммутатор 27, шестой регистр 28, пятый коммутатор 29, первый сумматор 30, первый блок 31 выработки модифицированного значения адреса, второй блок 32 выработки модифицированного значения адреса, четвертый дополнительный коммутатор 33, пятый дополнительный коммутатор 34, шестой дополнительный регистр 35, седьмой дополнительный регистр 36, первый дополнительный элемент 37 сравнения, второй дополнительный элемент 38 сравнения, восьмой дополнительный регистр 39, девятый дополнительный регистр 40, десятый дополнительный регистр 41, одиннадцатый дополнительный регистр 42, шестой дополнительный коммутатор 43, седьмой дополпятнадцатый дополнительный регистр 51, шестнадцатый дополнительный регистр 52, семнадцатый дополнительный регистр 53, восьмой дополнительный коммутатор 54, девятый дополнительный коммутатор 55, десятый дополнительный коммутатор 56, восемнадцатый дополнительный регистр

57, девятнадцатый дополнительный регистр

58, двадцатый дополнительный регистр 59. двадцать первый дополнительный регистр

60, двадцать второй дополнительный регистр 61, одиннадцатый дополнительный коммутатор 62, двенадцатый дополнительный коммутатор 63, тринадцатый дополнительный коммутатор 64, седьмой регистр 65, восьмой регистр 66, четырнадцатый дополнительный коммутатор 67, девятый регистр

68, двадцать третий дополнительный регистр 69, шестой коммутатор 70, десятый регистр 71, блок 72 памяти параметров, 5

20 седьмой коммутатор 73, восьмой коммутатор 74, первый выходной регистр 75, четвертый блок 76 выработки модифицированного значения адреса, девятый коммутатор 77, второй выходной регистр 78, двадцать четвертый дополнительный регистр 79, пятый входной регистр 80, третий элемент 81 сравнения, десятый коммутатор 82, шестой входной регистр 83, третий дополнительный элемент 84 сравнения, второй сумматор 85, 25

30 одиннадцатый коммутатор 86, третий выходной регистр 87, входную информационную нулевую шину 88 числа из буфера стека, входную информационную первую шику 89 числа из буфера стека. входную информационную шину 90 числа ассоциативного ЗУ глобалов, входную информационную шину

91 числа из гокальной памяти, входную шину 92 управляющей информации из блока управления ЦП, входную шину 93 индекса

40 команд из буфера команд (БК), входную шину 94 регистра состояния блока управления

ЦП, входную информационную шину 95 дискриптора программного сегмента (ДПС) из буфера стека, выходную информационную шину 96 числа в буфер стека, выходную информационную шину 97 числа в устройство преобразования чисел, входную шину 98 математического адреса в ассоциативное

3У страниц, выходную шину 99 адреса ДПС

50 в БК, выходную шину 100 индекса команды в буфер стека. первую информационную шину 101. втору.о информационную шину

102, третью информационную шину 103, дополнительную информационную шину 104. нительный коммутатор 44, двенадцатый дополнительный регистр 45, тринадцатый дополнительный регистр 46, третий блок 47

Блок 5 управления имеет с первого по восьмой информационные входы 105-1— выработки модифицированного значения

105-8, первый регистр 6 — информационный вход 106 — 1, управляющий вход 106-2, перадреса, дополнительный сумматор 48, дополнительный входной регистр 49, четырнадцатый дополнительный регистр 50. вый коммутатор 7 — с первого по четвертый

2002298

20 уменьшающиеся значения. Если считанная из блока 18 пара слов - УСВ и БР (или УСВ и БСП), то выполняются формирование регистра 3 состояния РДК, БТАЗРДК и коррекция контекста как при подготовке выхода из процедуры {запрос о коде и ДПС не производится). Если считанная из блока 18 (БСТС) пара cnoc — ЛС, то ее ассоциативная часть сравнивается с регистра 79 на элементе 84 сравнения, Формула изобретения

УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ

ПОДПРОГРАММ. содержащее блок памяти, блок памяти параметров, три элемента сравнения, два сумматора, семь входных регистров, десять регистров, три выходных регистра, одиннадцать коммутаторов, блок управления, информационный вход первого входного регистра и первый информациОнный вход блока управления соединены с входной информационной нулевой шиной числа из буфера стека, информационный вход второго входного регистра и второй информационный вход блока управления подключены K входнОЙ информационноЙ первой шине числа из буфера стека, информационный вход третьего входного регистра и третий информационный вход блока управления соединены с входной информационной шиной числа из ассоциативного запоминающего устройства глобалов, информационный вход четвертого входного регистра и четвертый информационный вход блока управления подключены к входной инфоомационнай шина числа из локальной памяти, пятый инфоомационный вход блока управления, первый информационный вход блока памяти параметров, информационные входы пятого и шестого входных регистров соединены с. ьходной шиной управляющей информации из устройства управления центральным процессором, выход первого входного регистра соединен с информационным входом первого регистра, выход которого подключен к первому информационному входу первого коммутатора, второй и третий информационные входы которого соедин чы с выходами первого и третьего входных регистров соответственно, выход первого коммутатора подключен к информационному входу второго регистра, выходы второго и четвертого входных регистров соединены с первым и вторым информационными входами второго коммутатора, выход которого подключен к информационному входу третьего регистра, первый информационный вход третьего

При сравнении коррекции по ситуации прекращается и встает триггер окончания коррекции — ТОККОР, далее аналогично ко. манде ВЫХ. Выполнение ПРХС полностью

5 аналогично выполнению выхода из процедуры. (56) Техническое описание МВК "Эльбрус—

1".

Техническое описание МВК "Эльбрус10 2". коммутатора соединен с выходом шестого, регистра, выход третьего коммутатора подключен к информационному входу блока

15 памяти, первый информационный выход которого соединен с выходной информационной шиной числа в буфер стека, выход второго регистра подключен к информационным входам четвертого; пятого регист20 pos к первым информационным входам третьего элемента сравнения и десятого коммутатора, к второму информационному входу блока памяти параметров, выход которого соединен с четвертым информационным входом восьмого коммутатора, выходы четвертого и пятого регистров соединены с первыми информационными входами первого и второго элементов сравнения соответственно, выходы которых образуют первую информационную шину, которая соединена с седьмым входом устройства управления, выход. четвертого коммутатора соединен с информа35 ционным входом шестого регистра, выход которого подключен к первому информационному входу пятого коммутатора и второму информационному входу восьмого коммутатора, выход пятого коммутатора

40 соединен с первым входом первого сумматора, первый информационный вход восьмого коммутатора соединен с выходами. седьмого и восьмого регистров, которые образуют вторую информационную шину, 45 выход девятого регистра подключен к первым информационным входам шестого и седьмого коммутаторов, выход шестого коммутатора подключен к информационному входу десятого регистра, выход которо50 го соединен с вторым информационным входом седьмого коммутатора и пятым информационным входом восьмого коммутатора, выход которого подключен к информационному входу первого выходно55 ro регистра, выход которого соединен с выходной информационной шиной числа в устройстве преобразования чисел, выход седьмого коммутатора образует третью информационную шину и подключен к первому информационному входу девятого

2002298 коммутатора, выход которого соединен с информационным входом второго выходного регистра, выход которого подключен к выходной шине математического адреса в ассоциативное запоминающее устройство страниц, выход пятого входного регистра соединен с первым информационным входом десятого коммутатора и первым входом третьего элемента сравнения, к второму входу которого и второму информационному входу десятого коммутатора подключен выход пятого входного регистра, выход шестого входного регистра подключен к первому входу второго сумматора, выход третьего элемента срав- 1 нения соединен с третьим информационным входом десятого коммутатора, выход которого подключен к второму входу второго сумматора, выход которого соединен с первым информационным входом один- 2 надцатого коммутатора, к второму информационному входу которого подключена шина логического нуля устройства подпрограмм, выход одиннадцатого коммутатора соединен с информационным входом 2 третьего выходного регистра, выход которого подключен к выходной шине индекса команды в буфер команд, входы записи пятого, шестого, седьмого входных регистров, первого регистра и регистров с четвертого по десятый соединены с выходами блока управления с первого по одиннадцатый, двенадцатый и тринадцатый выходы которого соединены с входами за- З писи первого и второго выходных регистров, управляющие входы коммутаторов с первого по одиннадцатый соединены с выходами блока управления с четырнадцатого по двадцать пятый, двадцать шестой и 4 двадцать седьмой выходы которого соединены с адресными входами блока памяти и блока памяти параметров соответственно, входы записи которых соединены с двадцать восьмым и двадцать девятым выхода- 45 ми блока управления, синхровход устройства подпрограмм соединен с синхровходами блока управления, входных регистров с пятого по седьмой, первого и с четвертого по десятый регистров блока па- 50 мяти, блока памяти параметров, первого и второго выходных регистров и входами записи входных регистров с первого по четвертый, второго и третьего регистров, третьего выходного регистра, отличающее-55 ся тем, что, с целью расширения области применения устройства путем обеспечения одновременной подготовки нескольких процедурных переходов и уменьшения количества обращений к оперативной памяти, в устройство введены два дополнительных блока памяти, дополнительный сумматор, три дополнительных элемента сравнения, двадцать четыре дополнительных регистра, четырнадцать дополнительных коммутаторов, четыре блока выработки модификации значения адреса, причем первый и второй информационные входы первого дополнительного блока, па0 мяти соединены с выходами второго и третьего регистров соответственно, выход второго регистра соединен с вторым информационным входом третьего дополнительного коммутатора, с

5 информационными входами шестого, седьмого и двадцать четвертого дополнительных регистров, с первыми информационными входами четвертого, шестого, седьмого и тринадцатого допол0 нительных коммутаторов, с вторым информационным входом десятого дополнительнОго коммутатора, с третьими информационными входами четырнадцатого дополнительного и одиннадцатого ком5 мутаторов, с третьим и четвертым информационными входами девятого коммутатора, выход первого дополнительного блока памяти подключен к второму информационному входу третьего коммутатора, второй и третий выходы блока памяти соединены соответственно с первыми информационными входами первого и второго дополнительных. коммутаторов, входная шина индекса команд из буфера команд соединена с вторым информационным входом первого дополнительного коммутатора, к третьему информационному входу которого подключена вторая информаци0 онная шина, входная шина регистра состояния устройства управления центральным процессором соединена с вторым информационным входом второго дополнительного коммутатора, третий информационный вход которого соединен с выходом десятого регистра, выходы первого и второго дополнительных коммутаторов соединены с информационными входами первого и второго дополнительных регистров соответственно, выходы которых подключены соответственно к первому и второму информационным входам второго дополнительного блока памяти, третий информационный вход которого соединен с выходом шестого дополнительного коммутатора, первый информационный выход второго дополнительного блока памяти подключен к четвертым информационным входам первого и одиннадцатого коммутаторов, к третьему информационному входу

2002298 десятого дополнительного коммутатора, к информационному входу двадцать второго дополнительного регистра, второй информационный выход второго дополнительного блока памяти соединен с третьим информационным входом второго коммутатора, вторыми информационными входами четырнадцатого дополнительного коммутатора и двадцать четвертого дополнительного регистра, с информационным входом девятого регистра, первый информационный вход третьего дополнительного коммутатора, информационные входы третьего и четвертого дополнительных регистров подключены к выходу первого сумматора, выход третьего дополнительного коммутатора соединен с информационным входом пятого дополнительного регистра, выходы третьего, четвертого, пятого дополнительных регистров соединены соответственно с первым, вторым, третьим информационными входами четвертого коммутатора, выход пятого дополнительного

,регистра подключен к второму информационному входу пятого коммутатора, выходы шестого и седьмого дополнигельных регистров подключены к первым входам первого и второго дополнительных элементов сравнения соответственно, к вторым входам которых подсоединен выход дополнительного сумматора, выходы первого и второго дополнительных элементов сравнения образуют дополнительную информационную шину, которая соединена с восьмым входом блока управления. выходы восьмого, девятого и десятого дополнительных регистров соединены соответственно с первым, вторым и третьим информационными входами шестого дополнительного коммутатора, выход которого подключен к информационному входу двенадцатого дополнительного регистра, выход которого соединен с первым входом дополнительного сумматора и третьим информационным входом восьмого коммутатора, выход дополнительного сумматора подключен к информационным входам восьмого, девятого дополнительных регистров и второму информационному входу четвертого дополнительного коммутатора, выход которого соединен с информационным входом десятого дополнительного регистра, выход которого подключен к третьему информационному входу шестого дополнительного коммутатора и входу первого блока выработки модифицированного значения адреса, выход которого подключен к третьему информационному входу четвертого дополнительного коммутатора, шина логического нуля устройства соединена с вторыми информационными входами пятого и седьмого дополнительных коммутаторов, выход пятого дополнительного коммутатора подключен к информационному входу одиннадцатого дополнительного регистра, выход которого соединен с третьим информационным входом седьмого дополнительного коммутатощ0 ра и входом второго блока выработки модифицированного значения адреса, выход которого соединен с вторым информационным входом пятого дополнительного коммутатора, выход седьмого дополни) тельного коммутатора подключен к информационному входу тринадцатого дополнительного регистра, выход которого соединен с вторым входом дополнительного сумматора и входом третьего блока вы20 работки модифицированного значения адреса, выход которого соединен с четвертым информационным входом седьмого дополнительного коммутатора, информационные входы дополнительных регистров

25 с четырнадцатого по девятнадцатый и двадцать первого дополнительного регистра и первый информационный вход десятого дополнительного+МрзррТоо<зацоор

К о:зрй К МАИ" р.9ацьйИрпрЕА д" Ф -@А 0 Ч подключен к информационному входу седьмого регистра, выход двенадцатого дополнительного коммутатора соединен с третьей информационной шиной, выход двадцать второго дополнительного регистра подключен к второму информационному входу тринадцатого дополнительного коммутатора, третий информационный вход которого и шестой информационный вход

40 блока управления соединены с выходом дополнительного входного регистра, информационный вход которого соединен с входной информационной шиной дескриптора программного сегмента из буфера

45 стека, выход тринадцатого дополнительного коммутатора подключен к информационному входу восьмого регистра, выход девятого регистра соединен с первым информационным входом четырнадцатого до50 полнительного коммутатора, выход которого подключен к информационному входу двадцать третьего дополнительного регистра, выход которого соединен с вторым информационным входом шестого

Якоммутатора и третьим информационным входом седьмого коммутатора, выход второго регистра подключен к выходной шине адреса дескриптора программного сегмента в буфер команд и через четвертый блок выработки модифицированного значения

2 ) 20022 адреса- к второму информационному входу девятого коммутатора, выход двадцать четвертого дополнительного регистра соединен с первым входом третьего дополнительного элемента сравнения, к второму входу которого подключен выход первого сумматора, выход третьего элемента сравнения соединен с девятым информационным входом блока управления, входы записи с третьего по шестнадцатый, восемнадцатого, девятнадцатого, двадцатого, двадцать второго, двадцать третьего и двадцать четвертого дополнительных регистров соединены с выходами блока управления, с тридцатого по пятидесятый, с пятьдесят первого по шестьдесят четвер98 тый выходы которого соединены с управляющими входами дополнительных коммутаторов с первого по четырнадцатый, адресный вход и вход записи дополнительного блока памяти соединены с шестьдесят пятым и шестьдесят шестым выходами блока управления. синхровход устройства соединен с синхровходами с третьего по шестнадцатый, восемнадцатого, девятнадцатого, двадцатого, двадцать второго, двадцать третьего и двадцать четвертого дополнительных регистров и входами записи первого, второго, семнадцатого и двадцать третьего дополнительных регистров.

2002298

30

50 информационные входы 107-1 — 107-4, управляющий вход 107 — 5, второй коммутатор

8 — с первого по третий информационные входы 108 — 1 — 108 — 3, управляющий вход

108-4, первый дополнительный блок 11 памяти — первый и второй информационные входы 109 — 1 и 109 — 2, управляющий вход

109 — 3, третий коммутатор 12 — первый и второй информационные входы 110-1 и

110 — 2, управляющий вход 110 — 3, блок 13 памяти — информационный вход 111-1, управляющий вход 111-2, с первого по третий выходы 112 — 1 — 112 — 3, первыйдополнительный коммутатор 14 — с первого по третий информационные входы 113-1 — 113 — 3, управляющий вход 113-4, второй дополнительный коммутатор 15 — с первого по третий информационные входы 114-1—

114-3, управляющий вход 114-4, второй дополнительный блок 18 памяти — с первого по третий информационные входы 115-1

115-3, первый. второй выходы 116-1, 116-2.

Четвертый регистр 19 истлеет информационный вход 117-1, управляющий вход 117 — 2, пятый регистр 20 — информационный вход

118-1, управляющий вход 118 — 2, первый элемент 21 сравнения — первый и второй информационные входы 119 — 1 и 119 — 2, второй элемент 22 сравнения — первый и второй информационные входы 120 — 1 и 120-2, третий дополнительный коммутатор 23— первый и второй информационные входы

121 — 1 и 121 — 2, управляющий вход 121-3, третий дополнительный регистр 24 — информационный вход 122 — 1, управляющий вход

122-2, четвертый дополнительный регистр

25 — информационный вход 123 — 1, управляющий вход 123 — 2, пятый дополнительный регистр 26 — информационный вход 124-1, управляющий вход 124 — 2, четвертый коммутатор 27 — с первого по третий информационные входы 125-1 — 125 — 3, управляющий вход 125-4, шестой регистр 28 -- информационный вход 126-1, управляющий вход

126 — 2, пятый коммутатор 29 — первый и второй информационные входы 127 — 1 и 127 — 2, управляющий вход 127 — З,первый сумматор

30 — первый и второй информационные входы 128 — 1 и 128 — 2. Четоертый дополнительный коммутатор 33 имеет с первого по четвертый информационные входы 129-1—

129 — 4, управляющий вход 129 — 5, пятый дополнительный коммутатор 34 — первый, второй и третий информационные входы 130 — 1, 130 — 2 и 130 — 3, уп ра вл я о щий вход 130-4, шестой дополнительный регистр 35 — информационный вход 131-1, управляющий вход 131 — 2, седьмой дополнительный регистр 36 — информационный вход 132 — 1, управляющий вход 132-2, первый дополнительный элемент 37 сравнения— первый и второй информационные входы

133 — 1 и 133 — 2, второй дополнительный элемент 38 сравнения — первый и второй информационные. входы 134 — 1 и 134-2, восьмой дополнительный регистр 39 — информационный вход 135 — 1, управляющий вход 135 — 2. девятый дополнительный регистр 40 — информационный вход 136-1, управляющий вход 136-2, десятый дополнительный регистр 41 — информационный вход 137 — 1, управляющий вход 1372, одиннадцатый дополнительный регистр

42 — информационный вход 138 — 1, управляющий вход 138 — 2, шестой дополнительный коммутатор 43 — с первого по третий информационные входы 139 — 1 — 139 — 3, управляющий вход 139 — 4, седьмой дополнительный коммутатор 44 — с первого по четвертый информационные входы 140 — 1 — 140 — 4, управляющий вход 140 — 5, двенадцатый дополнительный регистр 45 информационный вход141 — 1, управляющий вход 141-2, тринадцатый дополнительный регистр 46 — информационный вход 142-1, управляющий вход 142-2, дополнительный сумматор 48 — первый и второй информаци-. онные входы 143 — 1 и 143 — 2. Четырнадцатый дополнительный регистр 50 имеет информационный вход 144-1, управляющий вход

144 — 2, пятнадцатый дополнительный регистр 51 — информационный вход 145 — 1, управляющий вход 145-2, шестнадцатый дополнительный регистр 52 — информацианный вход 146 — 1, управляющий вход 1462, восьмой дополнительный коммутатор 54 — с первого по третий информационные входы 147 — 1 — 147 — 3, управляющий вход 147 — 4, девятый дополнительный коммутатор 55— первый и второй информационные входы

148 — 1 и 148 — 2, управляющий вход 148-3, десятый дополнительный коммутатор 56 — с первого по третий информационные входы

149-1 — 149-3, управляющий вход 149-1, восемнадцатый дополнительный регистр 57 — информационный вход 150 — 1, управляющий вход 150 — 2, девятнадцатый дополнительный регистр58 — информационный вход

151-1, управляющий вход 151-2, двадцатый дополнительный регистр 59 — информационный вход 152-1, управляющий вход 1522, двадцать второй дополнительный регистр

61 — информационный вход 153-1, управляющий вход 153-2, одиннадцатый дополнительный коммутатор 62 — с первого по третий информационные входы 154 — 1

154-3, управляющий вход 154 — 4, двенадцатый дополнительный коммутатор 63 — первый и второй информационные входы 155 — 1 и 155 — 2, управляющий вход 155-3, тринад- 7

2002298

30

50

55 цатый дополнительный коммутатор 64— первый, второй и третий информационные входы 156-1, 156-2 и 156-3, управляющий вход 156-4, седьмой регистр 65 — информационный вход 157-1, управляющий вход

157 — 2, восьмой регистр 66 — информационный вход 158-1, управляющий вход 158 — 2.

Четырнад:,атый дополнительный коммутатор 67 имеет с пеового по третий информационные входы 159-1 — 159-3, управляю ций вход 159 — 4, девятый регистр

68 — информационный вход 160 — 1,управляющий вход 160-2, двадцать третий дополнительный регистр 69 — информационный вход

161-1. управляющий вход 161-2, шестой коммутатор 70 — первый и второй информационные входы 162 — 1 и 162-2, управляющий вход 162 — 3, десятый регистр 71 информационный вход 163-1, управляющий вход 163-2, седьмой коммутатор 73— первый, второй и третий информационные входы 164 — 1, 164 — 2 и 164 — 3, управляющий вход 164 — 4, восьмой коммутатор 74 — с первого по пятый информационные входы 165—

", — 165-5, управляющий вход 165 — 6, первый выходной регистр 75 — информационный вход 166 — 1, управляющий вход 166 — 2, девятый коммутатор 77 — c первого по четвертый информационные входы 167 — 1 — 167 — 4, управляющий вход 167-5, второй выходной регистр 78 — информационный вход 168-1, управляющий вход 168-2. Шестой входной регисгр 80 имеет информационный вход

169-1, управляющий вход 169 — 2. третий элемент 81 сравнения — первый и второй информационные входы 170 — 1 и 170 — 2, десятый коммутатор 82 — первый и второй информационные входы l71 — 1 и 171-2, управляющий вход 171 — 3, шестой входной регистр 83 — информационный вход 172-1, управляющий вход 172-2, второй сумматор

85- первый и второй информационные входы 173 1 и 175 — 2, одиннадцатый коммутатор 86 — с первого по четвертый информационные входы 174-1 — 174-4, управляющий вход 174-5, двадцать четвертый дополнительный регистр 79 — первый и второй информационные входы 175 — 1 и 175 — 2, управляющий вход 175-3, третий дополнительный элемент 84 сравнения — первый и второй входы 176-1 и 176-2, блок 72 памяти параметров — первый и второй информационные входы 177-1 и 177 — 2, управляющий вход 177-3, Входная информационная нулевая шина 88 соединена с входом nepeot.î входного регистра 1 и с первым информационным входом 105-1 блока 5 управления, Входная информационная первая шина 89 подключена к входу втооого входного регистра 2 и к второму информационному входу 105-2 блока 5 управления. Входная информационная шина 90 соединена с входом третьего входного регистра 3 и с третьим входом

105-3 блока 5 управления. Входная информационная шина 91 подключена к четвертому входному регистру 4 и к четвертому информационному входу 105 — 4 блока 5 управления. Входная шина 92 соединена с пятым информационным входом 105-5 блока

5управления, с информационными входами

144-1, 145 — 1, 146 — 1, 150 — 1, 151-1, 152 — 1, 169-1, 172-1 регистров 50, 51, 52, 53. 57, 58, 60, 80, 83, с первыми информационными входами 149-1 коммутатора 56 и 177 — 1 блока 72 памяти параметров. Входная шина 93 подключена к второму информационному входу 113-2 коммутатора 14. Входная шина

94 соединена с вторым информационным входом 114-2 коммутатора 15, Входная шина 95 подключена к входу регистра 49; Шина логического "0" соединена с первым информационным входом 130-1 коммутатора 24. вторыми информационными входами 1402, 174-2 коммутаторов 44, 86. Выход регистра 1 соединен с информационным входом

106-1 регистра 6 и вторым информационным входом 107 — 2 коммутатора 7, первый вход 107-1 которого подключен к выходу регистра 6. Третий вход 107 — 3 коммутатора

7 соединен с выходом регистра 3. Выходы регистров 2 и 4 соединены с первым и вторым информационными входами 108 — 1 и

108 — 2 ко лмутатора 8. Выход коммутатора 7 соединен с входом регистра 9, выход которого подключен к первому информационному входу 109-1 блока 11 памяти, к информационным входам 117-41, 118 — 1 регистров 19, 20, к второму информационному входу t21-2 коммутатора 23, к информационным входам 131 — 1, 132 — 1. регистров 35, 36, к первым информационным входам 1291, 140-1, 156-1 коммутаторов 33, 44, 64, к второму информационному входу 149-2 коммутатора 56, к третьим информационным входам 159-3, 174-3 коммутаторов 67, 86, к входу 177 — ? блока 72 памяти параметров, к третьему и четвертому информационным входам 167-3 и 167-4 коммутатора 77.

Выход коммутатора 8 через регистр 10 соединен с вторым информационным входом

109 — 2 первого дополнительного блока 11 памяти, выход которого подключен к второму информационному входу 110-2 коммутатора 12, первый вход 110-.1 которого соединен с выходом регистра 28, Выход коммутатора 12 соединен с первым информационным входом 111-1 блока 13 памяти, первый выход 112-1 которого подключен к выходной информационной шине 96, вто2002298

5

55 рой и третий выходы 112-2 и 112 — 3 — к первым информационным входам 113 — 1, 114-1 коммутаторов 14 и 5 соответственно.

Третий информационный вход 113-3 коммутатора 14 соединен с второй информационной шиной 10-2, третий информационный вход 114-3 коммутатора 15 подключен к выходу регистра 71. Выходы коммутаторов 14 и 15 через регистры 16 и 17,соединены соответственно с первым и вторым информационными входами 115 — 1 и 115-2 второго дополнительного блока 18 памяти, третий информационный вход 115 — 3 которого подключен к выходу коммутатора 43, Первый выход 116-1 блока 18 подключен к четвертому информационному входу 107 — 4 коммутатора 7, к третьему информационному входу 149 — 3 коммутатора 56, к информационному входу 153 — 1 регистра 61, к четвертому информационному входу 174-4 коммутатора 86. Второй выход 116-42 блока

18 соединен с третьим информационным входом 108-3 коммутатора 8, с вторым информационным входом 159 — 2 коммутатора

67, с информационным входом 160 — 1 регистра 68. Выходы регистров 19, 20 подключены соответственно к первым информационным входам 119 — 1, 120 — 1 элементов 21, 22 сравнения, выходы которых соединены с первой информационной шиной 101, которая подключена к седьмому входу 105 — 7 блока 5 управления. Выходы регистров 24, 25, 26 соединены соответственно с первым, вторым и третьим информационными входами 125 — 1, 125-2 и 125 — 3 коммутатора 27, выход которого подключен к информационному входу 126 — 1 регистра

28; Выход регистра 28 соединен с первым информационным входом 127 — 1 коммутатора 29, к второму информационному входу

127 — 2 которого подключен выход регистра

26, Выход коммутатора 29 соединен с первым информационным входом 128-1 первого сумматора 30, выход которого подключен к информационным входам 122 — 1, 123-1 регистров 24, 25 и к первому информационному входу 121 — 1 коммутатора 23, к вторым входам 119-2, 120-2 элементов 21, 22 сравнения, к первому входу 176 — 1 элемента 84 сравнения. Выходы регистров 35, 36 соединены соответственно с первыми входами

133-1, 134-1 элементов 37, 38 сравнения, выходы которых подключены к дополнительной информационной шине l04. соединенной с восьмым информационным входом 105 — 8 блока 5 управления. Выходы регистров 39, 40, 41 подключены соответственно к первому, второму и третьему информационным входам 139-1, 139-2 и 139-3 коммутатора 43, выход которого соединен с информационным входом регистра 45. Выход регистра 45 подключен к третьему информационному входу 165-3 коммутатора

74, к четвертому информационному входу

129-4 коммутатора 33, к первому информационному входу дополнительного сумматора 48, выход которого соединен с вторыми информационными входами 133 — 2, 134-2 элементов 37. 38 сравнения, с информационными входами регистров 39, 40 и первым информационным входом 129 — 1 коммутатора 33, третий информационный вход 129 — 3 которого через первый блок 31 выработки модифицированного значения адреса подключен к выходу регистра 41. Выход коммутатора 34 соединен с информационным входом регистра 42, выход которого подключен к третьему информационному входу

140-3 коммутатора 44 и через второй блок

32 выработки модифицированного значения адреса к третьему информационному входу 130 — 3 коммутатора 34. Выход коммутатора 44 соединен с информационным входом 142-1 регистра 46, выход которого подключен к второму информационному входу дополнительного сумматора 48 и через третий блок 47 выработки модифицированного значения адреса к четвертому информационному входу 140 — 4 коммутатора 44. Выходы регистров 50, 51, 52 соединены соответственно с информационными входами 147-1, 147 — 2, 147 — 3 коммутатора

54. Регистр 52 подключен также к первому информационному входу 148 — 1 коммутатора 55, второй информационный вход которого соединен с выходом регистра 53.

Выход коммутатора 54 подключен к второй информационной шине 102, выход коммутатора 55 соединен с вторым информационным входом 128 — 2 первого сумматора 30.

Выходы регистров 57, 58, 59 соединены соответственно с информационными входами

154-1, 154 — 2, 154 — 3 коммутатора 62, выход которого подключен к информационному входу 157 — 1 регистра 65. Выход регистра 59 соединен также с первым информационным входом 155 — 1 коммутатора 63, второй информационный вход 155 — 2 которого подключен к выходу регистра 60. Выход коммутатора 63 подключен к третьей информа цион ной шине 103. В ыход регистра 61 соединен с вторым информационным входом 156-2 коммутатора 64, к третьему входу которого и к шестому входу 105 — 6 блока 5 управления подключен выход входного регистра 49. Выход коммутатора 64 соединен с информационным входом 158-1 регистра

66, выход которого и выход регистра 65 подключены к второй информационной шине

102. Выход коммутатора 67 соединен с пер2002298

30

50 вым и««формационным входом 161-1 регистра 69. выход которого подключен к второму информационному входу 162-2 коммутатора 70. Выход регистра 68 соединен с первыми информационными входами 159-1, 162--1, 164 — 1 коммутаторов 67, 70. 73, Выход коммутатора 70 подключен к информационному входу 163 — 1 регистра 71, выход которого соединен с вторым информационным входом 164 — 2 коммутатора 73 и с пятым информационным входом коммутатора 74, к четвертому информационному входу 165-4 которого подключен выход блока 72 памяти па раметров. В ыход коммутатора 74 соединен с информационным входом 166-1 регистра 75, выход которого подключен к выходной ши««е 97, Выход коммутатора 77 соединен с информационным входом 168-1 регистра 78, выход которого подключен к выходным шинам 98, 99 и через четвертый блок 76 выработки модифицированного з««ачения адреса к второму инфор««ационному входу 167 — 2 коммутатора 77. Выход регистра 79 соединен с вторым и «формаци. онным входом 176-2 элеме.,а 84 сравне««ия, выход которого подключен к девятому входу 105-9 блока 5 управления. Вторые информационные входы 170-2 и 172 †элемента 81 сравнения и коммутатора 82 подключены к выходу регистра 80. Выход третьего элемента 81 сравнения соединен с третьим входом 171-3 коммутатора 82. Выход коммутатора 82 подключен к второму информационному входу 173-2 второго сумматора 85, к первому информационному входу 173-1 которого подключен выход регистра 83. Выход второго сумматора 85 соединен с первым информационным входом

174-1 коммутатора 86. выход которого подкл«очен через выходной регистр 87 к выходной шине 100.

В устройстве вызова подпрограмм единая система синхронизации. Все входящие в устройство блоки. элементы, сумматоры, коммутаторы, регистры могут быть выполнены на элементах серии И300Б, Алгоритм работы блока управления приведен на фиг. 10 и 11 и подробно раскрыт в описании функционирования устройства.

Исходно управляющие регистры — базовые регистры (БР) блока 13, регистр 28 базы текущей активации (БТА). регистр 19 нижней границы буфера стела, регистр 20 верхней границы буфера стека. указатель 45 стека связующей информации, регистр 46 количества ловушек ситуации, регистр 35 нижней границы буфера стека связующей информации, регистр 36 верхней границы буфера стека связующей информации, регистр 65 лексикографического уровня и номера сегмента, регистр 66 системных триггеров(ТГ), региСтр 68 базы словаря системы, регистр 71 базы словаря пользователя (БСП) — прописывается по команде записи, поступающей из блока управления по шине 92, информацией, поступающей из регистрового файла по шине 88. При этом блок 5 управления декодирует команду ЗПРЕГ и номер прописываемого регистра, обеспечивает коммутацию операнда с входного регистра

1 на регистр 9 записи через коммутатор 7 и выработку соответствующего строба записи. БР блока 13 прописываются через рабочие БР блока 11 и коммутатор 12 (последовательно вырабатываются управляющие сигналы на входах 109 — 3, 110 — 3 и

112-2), регистры 19, 20, 35, 36, 72, 68 прописываются непосредственно с выхода регистра 9 (вырабатываются соответственно стробы записи на входах 117-2, 118 — 2, 131—

2, 132-2, 117 — 3 или 160 — 2), регистр 28 прописывается через коммутатор 23, регистр третьего дополнительного регистра 26 дешифрируемой команды (РДК) и коммутатор

27 (последовательно вырабатываются управляющие сигналы на входах 121-3, 124 — 2, 125-4, 126-2), регистр 45 прописывается через коммутатор 33, регистр 41 и коммутатор

43 (последовательно вырабатываются управляющие сигналы на входах 129-4 и 1372, 139-4 и 141-2), регистр 46 прописывается через коммутатор 34, регистр 42 и коммутатор 44 (последовательно вырабатываются стробы на входах 130-3 и 138 — 2, 140-5 и

142-2), регистр 65 прописывается через коммутатор 56. регистр 59 и коммутатор 62 (последовательно вырабатываются управляющие сигналы на входах 149-4 и 152-2, 154-4 и 157 — 2), регистр 66 прописывается через коммутатор 64 (вырабатываются управляющие сигналы на входах 156-3 и 1582). регистр 71 прописывается через коммутатор 67, регистр 69 и коммутатор 70

{вырабатываются управляющие сигналы на входах 159 — 4 и 161 — 2, 162-3 и 163-2), БР 6 операционной системы БРОС прописывается непосредственно с выхода регистра 1 (вырабатывается строб записи на входе

106-2), Значения регистров блока 13 и регистра

28 могут быть считаны в регистровой файл по шине 96, значения регистров 45, 65 и 66, 71 и значения остальных регистров, имеющих копии в блоке 72, могут быть считаны в устройство преобразования чисел по шине

97 через коммутатор 74 и регистр 75.

В устройстве реализованы следующие виды процедурных переходов: вход в статически известную {открытую) процедуру

2002298

5

55 (OBX), вход в формальную процедуру(ВХФ), вход в системную процедуру (ОВХС), возврат в запустившую процедуру (выход из процедуры, ВЫХ), безусловный динамический преход по ситуации (ПРХС), Каждый из них реализуется двумя командами — подготовки и выполнения процедурного перехода.

Подготовка процедурного перехода включает формирование указателя

БТА)РДК на регистрах 24, 25 или 26, формирование указателя УСТС)РДК на регистрах

39, 40 или 41 формирование нового контекста на регистр.11 (в случае ОВХ и OBXC не производится), формирование нового регистра состояния на регистрах НУНС)РДК 57, 58 или 59 и (при подготовке ВЫХ и ПРХС) на регистре 61, формирование связующей информации для сохранения в блоке 18 при входе о процедуру или считывание информации из блока 18 при выходе иэ процедуры и ПРСХ, вызов ДПС и кода новой процедуры (инициализация БК ЦП по шинам 99 и 100).

Выполнение процедурного перехода сводится к переписи регистров )РДК на соответствующие основные регистры.

Все команды подготовки процедурных переходов инициализируются блоком 5 по шине 92. Блок 5 декодирует код операции и формирует на регистрах сдвига соответствующую последовательность тактовых импульсов 01КОП вЂ” QiK00, длина последовательности зависит от типа операции (некоторые вложенные последовательности могут повторяться).

При получении команды ОВХ литеральная информация о процедуре (фиг. 7) запоминается на соответствующих регистрах: номер уровня HYP и номер сегмента HC на регистре 57, 58 или 59, НС поступает также на регистр 60; индекс команды возврата

ИКВ, смещение по буферу стека ДЦС, тип возврата ТВ на регистре 50,51 или 52, ДЦС поступает также на регистр 53. По команде

0ВХ формируется последовательность иэ двух импульсов — Q10BXj и Q20BXj, где j— номер РДК, По сигналу Q10BXj коммутатор . 29 настраивается на регистр 28, коммутатор 55 — на регистр 53 и в следующем такте на выходном регистре сумматора 30 появляется новое значение БТА. По сигналу Q20BXj оырабатывается строб приема на регистр

24, 25 или 26 (для последнего по сигналу

Q20DX3 коммутатор 23 настраивается на вход 121 — 1). На этом формирование нового значения БТА завершается.

По сигналу Q20BXj также производится прием на регистр 39. 40 или 41 нового значения УСТС (по сигналу Q20BX3 коммутатор

33 настраивается на вход 129-1), так как значение на выходе сумматора 48 всегда

50 указывает на первую свободную строку в блоке 18, дополнительной коммутации не требуется.

Одновременно формируется запрос в

БК ЦП по шинам 99 и 100 о коде вызываемой процедуры и в буферную память (БП) ЦП о ее ДПС. По сигналу Q10BXj коммутатор 77 настраивается на вход 167-1, коммутатор 73 — на вход 164 — 2, коммутатор 63 — на вход

155-2 и на регистре 78 математического адреса в следующем такте появляется адрес

ДП С вызываемой и роцедуры, По тому же сигналу коммутатор 86 настраивается на вход 174 — 2 и на регистре 87 принимается значение индекса. равное нулю. На этом подготовка ОВХ заканчивается.

При выполнении ОВХ по шине в блок 5 управления поступает поле ПРХ. В блоке 5 оно декодируется, и по признаку OBX на соответствующем РДК формируется сигнал

ПРХОВХ/, по которому выполняются следующие действия. Коммутатор 54 настраивается на вход 144-J, коммутатор 14 — на вход

113-3, коммутатор 15 — на вход 114 — 1 и в блоке 18 через регистры 16 и 17 записывается-управляющее слово возврата YCB. Поля ИКВ, ДЦС, TB поступают с регистра.

РСЛ) РДК 50, 51 или 52, поле НУНС вЂ” с регистра 65, поле Тà — с регистра 66 и БР из блока 13 с выхода 112-3, коммутатор 12 настраивается на вход 110-1 и в блок 13 записывается старое значение регистра 28.

Коммутатор 27 настраивается на вход 125-j и новое значение БТА с регистра 24, 25 или

26 переписывается на регистр 28. Коммутатор 43 настраивается на вход 139 — j и на регистр 45 переписывается новое значение

УСТС с регистра 39, 40 или 41, кроме того, переписываемое значение является адресом для записи в блок 18, Коммутатор 44 настраивается на вход 140 — 2 и на регистр 46 количества ловушек ситуаций записывается нол ь.

Коммутатор 62 настраивается на вход

154-j и на регистр 65 принимается новое значение с регистров НУНС)РДК 57, 58 или

59. Коммутатор 64 настраивается на вход

156-2 и на регистр 66 принимается значение ТГ с регистра 49, на который по шине 95 поступает ДПС одновременно с командой перехода. Все эти действия производятся в течение одного такта.

Команда входа в формальную процедуру выполняется только на третьем РДК, По коду ВХФ формируется последовательность иэ трех управляющих импульсов:

01ВХФ вЂ” ОЗВХФ. Прием литеральной информации с шины 92 (кроме поля НУНС) формирование нового значения БТАЗРДК и исходного значения указателя УСТСЗРДК

2002298 15

5

20

35

50 полностью соответствуют команде OBX на третьем РДК.

Одновременно по шине 88 из регистрового файла ЦП поступает метка. процедуры (фиг. 8), в которой указаны ее лексикографический уровень (поле НУР), адрес ее ДПС

{поле АДПС) и адрес контекстной пачки (поле АКП), определяющий доступные ей области памяти. По сигналу О1ВХФ коммутатор

7 настраивается на вход 107-2 и в следующем такте метка появляется на выходе регистра 9. По сигналу О2ВХФ коммутатор 56 настраивается на вход 149-2 и регистр 59 прописывается соответствующими полями из метки, коммутатор 67 настраивается на вход 159-3 и регистр 69 прописывается полем АДПС.БСП из метки.

Одновременно коммутатор 77 настраивается на вход 167-2, и в следующем такте на регистре 78 появляется адрес ДПС вызываемой процедуры, по сигналу ОЗВХФ коммутатор 77 настраивается на вход l67 — 3 и на регистре 78 в следующем такте появляется адрес контекстной пачки. Одновременно в блоке 5 устанавливаются счетчик запросов за контекстной пачкой, равный нулю, причем его предельное значение равно номеру уровня из метки, и триггер значимости этого счетчика — ТЗАПАЧ. По этому триггеру коммутатор 77 настраивается на вход 167-4 и на выходе регистра 78 формируется модифицированное значение адреса, с каждым тактом на единицу большее предыдущего, одновременно значение счетчика запросов за контекстной пачкой увеличивается. При .значении его. равном пределу, триггер сбрасывается и выдача запросов в БП ЦП пре-. кращаетсяся.

Так как при ВХФ формируется новый контекст на блок 13, его содержимое предварительно переписывается в блок 18.

По сигналу ОЗВХФ в блоке 5 устанавливаются значение счетчика упрятывания контекста, равное одной второй номера уровня из метки, и его значимость — триггер упрятывания контекста ТУМКО. Па значению

ТУПКО коммутатор 43 настраивается на вход 139-3, коммутатор ЗЗ вЂ” на вход 139-3, коммутаторы 14 и 15 — на входы 113 — 1 и

114-1 соответственно. Таким образом, в блок 18 па последовательным адресам, начиная с вычисленного по 02ВХФ значения

УСТСЗРДК, переписываются пары БР иэ блока 13. Значение счетчика упрятывания контекста ежетактно на единицу убывает при значении, равном нулю,.Сохранение старого контекста прекращается, на регистре УСТСЗРДК .остается значение первой свободной строки блока 18, Подготовка ВХФ заканчивается после прихода всех элементов контекстной пачки из ассоциативного ЗУ глобалов ЦП по шине

90 или из локальной памяти ЦП по шине 91.

При приеме ка>кдаго дескриптора данных значение счетчика запросов убывает на единицу, и при его значении, равном нулю, подготовка ВХФ прекращается.

Все время подготовки ВХФ (с ОЗВХФ и до конца операции) коммутаторы 7 и 8 настроены на оходы 107 — 3 и 108-3 соответственно, через них и регистры 9 и 10 приходящие дескрипторы данных записываются в рабочие БР блока 11.

При выполнении ВХФ в блоке 5 формируется сигнал ПРХВХФ, действия по которому аналогичны действиям по сигналу

ПРХОВХЗ, за следующими отличиями. Коммутатор 15 настраивается на вход 114-3, и в блок 18 через регистр 17 записывается инфармация с регистра 71, Коммутатор 12 настраивается на вход 110-2 и в блок.13 переписывается новый контекст из блока

11. Коммутатор 70 настраивается на вход

25 162 — 2 и на регистр 71 записывается новое значение БСП с регистра БСПЗРДК бб

Команда БВХС является оптимизацией команды ВХФ для часто используемых процедур операционной системы, Неабходимая для коррекции контекста информация хранится не в памяти, как в случае ВХФ, а на регистрах устройства БР— новое значение базы словаря — на регистре 68, БР нулевога уровня — на БР 6 операционной системы БРОС, поэтому запрос о них в память не производится.

По коду ОВХС формируется последовательность из трех управляющих импульсов;

О10ВХС вЂ” Q308XC. Прием литеральной информации с шины 92, формирование новых значений БТАЗ РДК и УСТСЗРДК полностью соответствуют команде ОВХ на третьем

РДК, номер уровня вызываемой процедуры при этом всегда равен единице. Формирование запроса в БК ЦП за кодом вызываемой процедуры также аналогично команде

OBX за тем исключением, что по сигналу

010ВХС коммутатора 73 настраивается на вход 164-1. По ситналу Q20BXC коммутатор

7 настраивается на вход 107-1 и в следующем такте содержимое регистра 6 появляется на выходе регистра 9 и записывается в блок 11 по сигналу ОЗОВХС. По сигналу

О20ВХС коммутатор 67 настраивается на вход l59-1 и содержимое регистра 68 переписывается в регистр 69, На этом формировайие нового контекста завершается.

Выполнение OBXC полностью аналогично выполнению ВХФ.

2002298

По коду ВЫХ формируется последовательность из трех управляющих импульсов:

01ВЫХ вЂ” 03ВЫХ. Коммутатор 43 все время подготовки выхода настроен на вход 139 — 3.

По сигналу 01BblX коммутатор 33 настраивается на вход 129 — 4 и значение YCTC переписывается на регистр 41, коммутатор 34 настраивается на вход 130-1 и в регистр 42 количества ловушек ситуации прописывается ноль.

По значению УСТСЗРДК из блока 18 считываются два слова, одно из которых

УСВ, а другое БСП или БР в зависимости от типа коррекции. Информация из УСВ переписывается по сигналу 02ВЫХ: коммутатор

86 настраивается на вход 174 — 1 и поле ИКВ переписывается на регистр 87, коммутатор

56 настраивается на вход 149 — 3 и поля НУР и НС записываются на регистр 59, поле ТГ принимается на регистр 61, коммутатор 55 настраивается на вход 148 — 1. коммутатор 29 настраивается на вход 127-1 и на сумматоре

30 вычисляется новое значение БТА. В следующем такте по сигналу 03BblX коммутатор 23 настраивается на вход 121 — 1 и новое значение БТА поступает на регистр 26.

Поле YCB.НУР поступает вместе с полем УСВ,TB в блок 5 для определения дальнейшего алгоритма исполнения команды.

Если YCB.TB-1, то второе считанное слово — БР, в этом случае по сигналу Q3BblX коммутатор настраивается на вход 108-2. В следующем такте значение БР появляется на регистре 9 и записывается в блок 11 по адресу. равному номеру уровня из УСВ, на этом коррекция контекста заканчивается.

Если УСВ.Т — 2, то второе считанное слово — БСП. По сигналу 03ВЫХ коммутатор 67 настраивается на вход 159 — 2 и значение

БСП записывается на регистр БСПЗРДК 69.

Потому же сигналу в блоке 5счетчик восстановления контекста прописывается значением, равным одной второй УСВ.НУР, и ставится значимость этого счетчика — триггер ТВСТКО. По значению TBCTKO коммутаторы 7 и 8 настраиваются на входы 107 — 4 и 108 — 2 соответственно, коммутатор 33 настраивается на вход 129 — 3 и иэ значения

УСТСЗРДК ежетактно вычитается единица, формируется запись в блок 11 по последовательным адресам, из значения счетчика восстановления контекста ежетактно вычитается единица.

В итоге по ТВСТКО ежетактно два БР из блока 18 переписывается в блок 11., при значении счетчика, равном нулю. коррекция заканчивается и встает триггер окончания коррекции — TOKK0P, по которому коммутатор 33 настраивается на вход 129-3 и из значения УСТСЗРДК ежетактно вычитается

55 единица, При считывании из блока 18 ловушки ситуации коммутатор 34 настраивается на вход 130 — 3 и к значению регистра

КЛСЗРДК 42 прибавляется единица. При считывании из блока 18 УСВ коррекция прекращается.

Одновременно формируется запрос о коде вызываемой процедуры и ее ДПС. Для этого по сигналу ОЗВЫХ коммутатор 73 настраивается на вход 164 — 3, коммутатор 77— на вход 167 — 1. коммутатор 63 — на вход

155 — 1, в следующем такте на регистре 78 появляется АДПС вызываемой процедуры, индекс команды возврата уже принят на регистр 87, По окончании коррекции и выдачи запроса в БК ЦП подготовка выхода завершается.

При выполнении ВЫХ в блоке 5 управления формируется сигнал ПРХВЫХ, действия по которому аналогичны действиям по сигналу ПРХВХФ, за исключением следующего: запись в блок 18 не производится, коммутатор 44 настраивается на вход 140 — 3 и на регистр 46 переписывается значение регистра КЛСЗРДК 42, коммутатор 64 настраивается на вход 156-1 и на регистр бб переписывается значение регистра ТГЗРДК:

61.

Цель команды ПРХС вЂ” поиск в блоке 18 ловушки ситуации с ассоциативной частью, равной заданной в операнде. По коду ПРХС формируется последовательность из трех управляющих импульсов: 01ПРХС

ОЗПРХС. Коммутатор 43 все время подготовки ПРХС настроен на вход 139 — 3, по сигналу 01ПРХС коммутатор 33 настраивается на вход 129 — 1 и на регистр 42 принимается значение с сумматора 48. По сигналу

02ПРХС коммутатор 33 настраивается на вход 129 — 3 и на регистр 41 принимается модифицированное (на единицу меньшее) значение, Таким образом, УСТСЗРДК указывает на последнюю занятую строку блока

18 (фиг. 9).

Одновременно по шике 88 из регистрового файла ЦП поступает операнд, в котором указан эталон для поиска ловушки ситуации в блоке 18, По сигналу 01ПРХС коммутатор 7 настраивается на вход 107-2 и в следующем такте операнд появляется на выходе регистра 9, по сигналу 02ПРХС формируется строб на входе 175 — 2 и он принимается на регистре 79 эталона перехода по ситуации, По сигналу ОЗПРХС устанавливается триггер коррекции по ситуации TKOPC и начинается процесс поиска ловушки ситуации в блоке 18.

Все это время коммутатор 33 настроен на вход 129 — 3 и на УСТСЗРДК (адрес по блоку 18) появляются последовательно

14 е д5

1Ф ВЮИ И

ИВ

° 1

2002298

2002298

2002298

2002298

Уаро8лвюг приемом иишормацоа с сК

Упра8яеиие ро,юира8анигм ETA

CQ58bis

ЩРодФ

Уара Ьяниг рормиробаногм ж.7С ЗА Ф

АГ, 3П

-Й (УЛЬЮ уды Ргл

- Ф

УЛ4ЮУ

= НЧР гта

Ха

Жр. сохааиеы6 яы

4Р С /Сч ЗАЛА 4 - 1ГЧЗАПАЧ

r4 ЛИ, = Ф

ГЯЮре/ рг 5npa&eaue люаюю

П ЗЗР Zpecuci77pa

Составитель lO.Ëàèöoâ

Техред M.Mîðãåíòàë Корректор Е,Папп

Редактор Т,Юрчикова

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб., 4/5

Заказ 3173

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Угюаю8на

7Т4 1/4

Lv УЖАСУ йыц юграцоы

gg 7майног юв

Ж7нгц

upaZfVb

Услана/л а

7УЯЮ

СУ УГЛЮ. ааЫгмие сохранением люлюежюа

Уааа&вюе рпрмара8ан ем трюс о8 правление рормиродаиивюаиювггм