Устройство для управления повторениемкоманд

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i i) 424149

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 12.06.72 (21) 1794879/18-24 (51) М. Кл. G 06f 9/20

G 061 11/00 с присоединением заявки №

Государственный камнтет, Совета Мннпстрав СССР па делам ИЗааретеннй и открытий (32) Приоритет

Опубликовано 15.04,74. Бюллетень ¹ 14

Дата опубликования описания 11.09.74 (53) УДК 681.326.3 (088.8) (72) Авторы изобретения

Ю. Н. Глухов, В. Б. Егоров, В. М. Зенин и О. М. Шатохин

Институт электронных управляющих машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПОВТОРЕНИЕМ

КОМАНД

Изобретение относится к вычислительной технике, в частности к вычислительным»ашинам, которые работают с операндами переменной длины, запоминают результат операции на месте операнда и обладают способностью повторно выполнять команду, во время выполнения которой была обнаружена ошибка.

Известны устройства для управления повторением команд формата типа «Память-память», не требующие буфера для операндов и обеспечивающие возврат в начало команды с соответствующей коррекцией ее исходных параметров. Основная система, для которой предназначено подобное устройство, имеет блок управления, арифметико-логическое обрабатывающее устройство для обработки операндов (АЛУ) и счетчик байтов операнда.

Кроме этого, для обеспечения повтора имеются счетчик для подсчета числа байтов, накопленных без ошибок; схема, подсоединенная к устройству обнаружения ошибок, для запрещения работы счетчика байтов; схема, соединенная с устройством обнаружения ошибки, заставляющая блок управления работать в режиме повтора нри сигнале ошибки; устройство индикации изменения начальных данных, позволяющее блоку управления перейти на последовательность повторного выполнения, нри котором выполнение текущей команды начинается с номера байта, следующего за номером байта в счетчике правильно обработаннык байтов.

Таким образом, в известном устройстве параллельно с рабочим счетчиком байтов работает специальный счетчик. В момент ошибки содержимое этого счетчика фиксируется и указывает, какое количество байтов было обработано правильно. По ошибке блок управ10 ления начинает повтор возвратом в начало команды. При этом, если устройство индикации изменения начальнык даннык до момента ошибки зафиксировало факт записи на место операнда котя бы одного байта результата, д то начальные параметры команды корректируются на величину содержимого счетчика правильно обработаннык байтов. Для этого после повторного извлечения команды из основной памяти на входные шины АЛУ принимается содержимое счетчика правильно обработанных байтов, зафиксированное в момент ошибки. Затем это содержи»ое добавляется к исполнительным адресам обоик операндов. Оно же вычитается из числа байтов операнда, первоначально указанного в команде. Таким образом, новые исполнительные адреса операндов указывают тснсрь на первый необработанный из-за возникшей ошибки байт, а новая длина операнда соответст30 вует длине необработанных из-за ошибки ча5

20 гз

65 стей операндов. Зтим обеспечивается повтор непосредственно с точки ошибки. Повторение команды требует коррекции исходных парамегров команды. Для обеспечения этой процедуры необходима упомянутая аппаратура и некоторые возможности блока управления, которые используются только в момент обнаружения ошибки. Следовательно, известные устройства характеризуются, во-первых, наличием большого количества редко функционирующего оборудования счетчик байтов, работающий параллсльпо с основным, устройство индикации изменения начальных данных, аппаратура блока управления, обеспечивающая коррекцию начальных параметров команды для повтора); во-вторых, наличием связей для приема содержимого счетчика правильно обработанных байтов в ЛЛУ, где происходит коррекция команды для повтора; в-третьих, нестереотипностью процедуры возврата по ошибке, что требует от ус ройсгва управления при возврате анализа формата повторяемой команды и состояния устройства изменения начальных данных.

Целью изобретения является сокращение оборудования устройства, обеспечивающего повторное выполнение команд обработки операндов переменной длины. Описываемое устройство отличается тем, что оно содержит буферную память, первый вход которой подключен к выходу счетчика байтов, второй вход — к выходу первой схемы «И», триггер, выход которого соединен со вторым входом второй схемы «И», схему сравнения, первый и второй входы которой соединены соответственно с выходами счетчика байтов и буферной памяти, выход схемы сравнения подключен ко второму выходу устройства и к первому входу триггера, второй вход которого соединен с первым входом устройства.

При повторении команды обработка операнда начинается с первого байта, но запись в память результата обработки запрещается триггером запрета до того момента, пока схема сравнения не обнаружит совпадения номера обрабатываемого байта в рабочем счетчике байтов операнда с сохраненным в буфере номером байта, при обработке которого произошла ошибка.

На чертеже представлена схема устройства и основные функциональные блоки вычислительной машины, с которыми взаимодействует устройство и приняты следующие обозначения: 1 — центральный блок обработки; 2— оперативная память; 3 — блок управления;

4 — счетчик байтов; 5 — блок обнаружения ошибок; 6 — буферная память; 7 — схема сравнения; 8 — триггер; 9 и 10 — схемы «И»;

11 — 14 — выходы блока управления; 15 — адресные шины оперативной памяти; 16 — шины данных оперативной памяти.

Выполняемая программа и ее исходные данные находятся в оперативной памяти 2.

По сигналам блока управления 3 команды извлекаются из памяти 2 и обрабатываются в центральном блоке 1 обработки. Для этого блок 1 выдает на адресные шины 15 оперативной памяти адрес очередной команды, и в ответ на запрос чтения с выхода 14 оперативная память выдает команду из шины 16 данных оперативной памяти. Команда принимается блоком 1 и начинает выполняться. Информация обрабатывается байт за байтом. При этом блок 1 выдает на шины 15 адреса операндов и получает по шинам 16 очередные байты операндов. Результат обработки выдается на шины 16 и по запросу на запись данных с выхода 13 записывается в память 2 на место одного из операндов.

Если блок 5 обнаруживает ошибку, то на его выходе появляется сигнал, под воздействием которого срабатывает схема «И» 10.

Сигнал на выходе этой схемы заставляет npuHHTh содержимое рабочего счетчика байтов 4 в буферную память 6, в результате запоминается число безошибочно обработанных байтов. Затем блок 3 управления снимает с выхода 11 блока управления сигнал, разрешающий повтор, схема «И» 10 запирается, не разрешая тем самым изменения содержимого буферной памяти. Сигнал на выходе 12 блока управления устанавливает счетчик байтов 4 в ноль, а триггер 8 — в единицу. При этом запрещается прохождение через схему «И» 9 запроса в память 2 на запись данных, так как снимается сигнал с нулевого выхода триггера 8, Процедура возврата блока обработки в начало выполнения команды может быть реализована любым известным способом, например так же, как и при обработке операндов других форматов. Блок 3 начинает повторное выполнение команды, в которой произошла ошибка, как обычную очередную команду с самого начала, обрабатывая операнды с первого байта. Но в качестве одного из операндов берется правильно записанный результат предыдущей попытки выполнить команду.

Зтот результат занимает теперь место одного из операндов. Очевидно, что получающийся при этом в блоке 1 результат будет неверным. Но поскольку все обращения к памяти

2 на запись результата запрещены триггером

8, этот неверный результат в память записан не будет.

Таким образом, во время повтора ранее правильно обработанные байты вновь обрабатываются «вхолостую», и это продолжается до тех пор, пока в процессе повтора не будет достигнута точка ошибки. В этот момент содержимое счетчика байтов 4 совпадает с содержимым буферной памяти 6. Схема сравнения 7 обнаруживает этот момент и выдает сигнал, который устанавливает в ноль тригIep 8 и разрешает блоку 3 восстановить сигнал на выходе 11. Вновь появляется разрешающий сигнал на нулевом выходе триггера

8, и схема «И» 9 пропускает очередной запрос на запись в память 2 результатов операции. С этого момента операция выполняет424149

Предмет изобретения

Составитель A. )Керенов

Редактор Л. Тюрина Техред Е. Борисова Корректор И. Позняковская

Заказ 231И8 Изд. № 1491 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ся, как обычно при безошибочном выполнении.

Если возникнет новая ошибка во время повтора до того, как достигается предыдущая точка ошибки, то происходит обычный возврат с тем лишь исключением, что схема «И»

10 заперта из-за отсутствия разрешающего сигнала на выходе 11; в результате буферная память 6 не изменяет своего состояния.

Следовательно, при многократных повторах одной команды память 6 всегда содержит информацию, соответствующую точке ошибки наиболее далекой от начала команды. При достижении этой самой далекой точки разрешается запись в памяти 2.

Устройство позволяет повторять выполнение команды любое число раз.

Следует отметить, что если в машине нет отдельной линии запроса в память 2 на запись данных с выхода 13, то на время повторения могут быть запрещены либо все записи в память, либо все обращения к оперативной памяти, кроме обращения за командой.

Устройство для управления повторением команд, содержащей счетчик байтов, входы которого соединены с первым и вторым входами устройства, первую схему «И», входы которой подключены к третьему и четвертому входам устройства, пятый вход которого соединен с первым входом второй схемы «И», 10 выход которой подключен к первому выходу устройства, отл и ч а ющееся тем, что, с целью сокращения оборудования, оно содержит буферную память, первый вход которой подключен к выходу счетчика байтов, 15 второй вход — к выходу первой схемы «И», триггер, выход которого соединен со вторым входом второй схемы «И», схему сравнения, первый и второй входы которой соединены соответственно с выходами счетчика байтов и буферной памяти. выход схемы сравнения подключен ко второму выходу устройства и к первому входу триггера, второй вход которого соединен с первым входом устройства.