Устройство для модуляции сигнала
(19) RU . (11) (51) 5 H 03M 3 00
Комитет Российской Федерации по патентам и товарным знакам
ОПИСАНИЕ ИЗОБРЕТЕНИЯ вЂ” " "
К ПАТЕНТУ (21) 5021711/24 (22) 18.12.91 (46) 30.10.93 Бюл. Мя 39 — 40 (76) Кутаев Юрий Федорович (54) УСТРОЙСТВО ДЛЯ МОДУЛЯЦИИ СИГНАЛА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах технического зрения, в корреляционных устройствах работотехнических систем и систем распознавания образов и анализа сигналов в условиях априорной неопределенности шумов, помех и. других искажающих факторов. Цель изобретения — расширение области применения устройства для модуляции сигнала Дпя этого в устройство для модуляции сигнала, содержащее линию задержки, элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, введены коммутатор, два шифратора, первая и вторая группы по m мультиплексоров, m третьих, m четвертых компараторов и m элементов
ИЛИ в каждой группе, второй, третий и четвертый аналоговые сумматоры, три цифровых сумматора,. три делителя напряжения и три мультиплексора. 2 ил.
2002366
Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах технического зрения, в корреляционных устройствах робототехнических систем и систем распознавания образов.
В настоящее время актуальна проблема создания корреляционных устройств, функционирующих в реальном масштабе времени. Один из наиболее перспективных путей ее решения состоит в информационном сжатии сравниваемых сигналов путем преобразования их в дискрвтизированные сигналы с тремя уровнями амплитуды: положительным, отрицательным и нулевым.
Известны троичная дельта-модуляция и модулятор для ее реализации. Троичная дельта-модуляция заключается в формировании изменений + е, 0 и -я аппроксимирующего напряжения в данном текущем такте в зависимости от разности между мгновенным значением входного аналогового сигнала и значением аппроксимирующего напряжения в предыдущем такте, Модулятор для реализации троичной дельта-модуляции содержит вычитающий элемент, первый вход которого является информационнымм входом модулятора, а выход подключен к первым входам первого и второго компараторов, вторые входы которых подключены к источникам положительного и отрицательного опорных сигналов соответственно, при этом выходы компараторов соединены с входами формирователя, выходы которого являются информационными выходами модулятора и через интегратор подключены к второму входу вычит*ющего элемента.
Недостатками троичной дельта-модуляции и модулятора для ее реализации являются большие искажения и низкое быстродействие при преобразовании участков сигнала с высокой крутизной нарастания и плохая адаптационная способность к изменению помеховой обстановки.
Наиболее близкими по технической сущности(прототипом) к изобретению являются способ ранговой знаковой дельта-модуляции и устройство для его осуществления. Способ ранговой дельтамодуляции заключается в том, что входной сигнал задерживают на 1,...,n периодов дискретизации (n — число рангов), формируют п разностных сигналов между входным и задержанными сигналами, дискретизируют каждый разностный сигнал с периодом дискретизации, запоминают каждое дискретизированное значение на период дискретизации, сравнивают каждое запомненное дискрвтиэированное значение с положительным и отрицательным опорными сигналами, если каждое из запомненных дискретиэированных значений больше амплитуды положительного или меньше амплитуды отрицательного опорных сигналов, формируют соответствующий выходной сигнал положительной или отрицательной амплитуды длительностью, равной периоду дискретизации, в против10 ном случае выходной сигнал формируют с нулевой амплитудой и той же длительностью, Устройство для реализации способа ранговой знаковой дельта-модуляции содержит источники положительного и отри15 .цательного опорных сигналов, первую и вторую группы по rA компараторов, группы по m э л еeмMеeнHтTо0в з3а д еeрpж кKи, дискретизаторов, сумматоров и элементов вычитания, причем первые входы элементов вычитания
20 объединены, соединены с входом первого элемента задержки и подключены к информационному входу устройства, все элементы задержки соединены последовательно, выход i-го (i = 3,2,...,тв) элемента задержки
2о соединен с информационным входом 1-ro дискретиэатора, выходом соединенного с первыми входами i-x компараторов первой и второй групп, вторые входы ком параторов первой и второй групп подключены к выхоЗ0 дам источников положительного и отрицательного опорных сигналов соответственно, выходы t-x компараторов групп соединены с входами 1-го сумматора, выход которого является i-м информационным выходом уст 5 ройства, при этом тактовые входы всех дискретиэаторов объединены и подключены к тактовому входу устройства.
Г1о своей сущности способ-прототип является комбинацией ранговой раэностной
40 предобработки и знаковой модуляции предобработанного сигнала, причем ранг (ранговый вектор) определяет величину взаимной временной задержки сигналов, между которыми формируется разностный
4о сигнал.
Недостатками известного устройствапрототипа является организационная область его использования. Зто объясняется тем, что для зашумленных сигналов опера50 ция вычитания амплитуд приводит к увеличению в 2 раза дисперсии шума разностного сигнала, что приводит к искажениям при последующей знаковой модуляции раэностного сигнала. Об ограниченной области при65 менения свидетельствует и то, что, во-первых, способ-прототип применим лишь к малозашумленным сигналам, а, вовторых, он недостаточно адаптивен и универсален, так как адаптация возможна лишь внутри вида разностной ранговой предоб2002366
25
55 работки путем выбора другого ранга, что для последующей корреляционной обработки может быть неэффективным, требуя видеоизменения разностной предобработки путем комбинированного использования нескольких рангов одновременно, например, переходом к суммарно-разностной ранговой предобработке либо вообще переходом только к суммарной предобработке перед последующей знаковой модуляцией и редобработан ного сигнала, Достигаемый технический результат заключается в расширении области применения за счет возможности использования искаженных сигналов. Устройство позволяет это за счет усреднения шума сигнала при использовании в комбинации со знаковой модуляцией усредненно-разностной или усредненно-суммарной предобработки (по нескольким рангам одновременно), при этом ранговый вектор (ранг} определяет величину взаимной задержки сигналов, между которыми формируют разностный или суммарный сигнал. В результате достигается более высокая эффективность последующей, например корреляционной, обработки модулированного сигнала, а также упрощается (практически снимается) проблема вы-. бора оптимального с точки зрения эффективности (простоты) последующей обработки модулированного сигнала рангового вектора.
Указанное логическое обоснование достигаемого технического результата суть причинно-следственная связь между достигаемым техническим результатом и нижеизложенными существенными признаками, позволяющими реализовать эту существующую в вычислительной технике задачу.
Предложенное устройство содержит линию задержки, информационный вход которой является информационным входом устройства, элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, тактовый вход которого соединен с тактовым входом линии задержки и является тактовым входом устройства, при этом выход дискретизатора соединен с объединенными вторым входом первого и первым входом второго компараторов, первый вход первого и второй вход второго компараторов подключены к выходам источников положительного и отрицательного опорных сигналов соответственно, выходы компараторов соединены с входами первого аналогового сумматора, выход которого является выходом устройства, От прототипа устройство отличается тем, что содержит коммутатор, два шифратора, первую и вторую группы по m мультиплексоров, mтретьих,,m четвертых компараторов и m элементов ИЛИ в группе, второй, третий, четвертый и пятый аналоговые сумматоры, три цифровых сумматора, три делителя и три мультиплексора, при этом первые и вторые выходы первого шифратора соединены с адресными входами соответствующих мультиплексоров первой и второй групп соответственно, каждый из выходов линии задержки соединен с соответствующим первым входом каждого мультиплексора первой группы и соответствующим первым входом каждого мультиплексора второй группы, вторые выходы всех мультиплексоров объединены и подключены к информационным входом третьего мультиплексора, группы первых и вторых информационных входов которого соединены соответственно с группой выходов третьего делителя и выходом четвертого аналогового сумматора, соединенного с первым входом третьего делителя, выход третьего мультиплексора соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом элемента вычитания, выход — с информационным входом дискретизатора, а управляющий вход — с третьим выходом второго шифратора, вход которого объединен с входом первого шифратора и является кодовым входом устройства, третьи входы мультиплексоров первой и второй групп, вторые входы первого, второго и третьего мультиплексоров, вторые входы делителей, второй вход третьего и первый вход четвертого компараторов первой и второй групп подключены к шине нулевого потенциала, На фиг. 1 изображена схема устройства, реализующего способ модуляции сигнала.
Устройство включает линию 1 задержки, первый и второй шифраторы 2,1 и 2.2, две группы по m мультиплексоров 3, m третьих 4,3, m четвертых 4.4 компараторов и m элементов ИЛИ 5 в группе, первый и второй компараторы 4,1 и 4.2, первый — четвертый аналоговые сумматоры 6,1 — 6.4, первый — третий цифровые сумматоры 7.1 — 7.3, первый — третий делители 8;1 — 8,3 напряжения, первый — третий мультиплексоры 9.19.3, элемент 10 вычитания, коммутатор 11, дискретизатор 12 и источники положительного 13 и отрицательного 14 опорных сигналов. Входы 15, 16 и 17 являются информационным, тактовым и кодовым входами устройства соответственно, выход 18— выходом устройства.
2002366
15 устройства, шифратор 2.1 формирует на вы- 20
Uci (t) =
Таким образом, для второго ненулевого значения Nz на адресном входе мультиплексора 3.(его выходной сигнал вследствие
30 постоянного равенства нулю не влияет на результат последующего суммирования сигналов в сумматоре 6.2 или 6,3, с выхода которых снимается первый и второй суммарные сигнала UZ<(t) и UQ(t) соответственно
UZ = ZUci(t); UQ(s) = ZU„(t) (l (l
I = 1,...,пi j = m+1,...,2m.
Каждый из компараторов 4.3.1,...,4.3,2m и 4,4.1„...4.4,2m формирует на своем выходе сигнал с уровнем 0 в случае, когда поступас ющий на его вход выходной сигнал соответ45 ствующего мультиплексора U
50 На выходе логического элемента ИЛИ
5Л формируется сигнал с уровнем амплиту ды U e случае, когда либо счетный сигнал
Uc t(t) имеет уровень амплитуды U, либо
Uc<(t) О, Когда счетный сигнал Uc l(t) имеет
55 уровень амплитуды 0 и U На фиг, 2 приведены временные диаграммы, поясняющие работу устройства. На информационный вход 15 устройства поступает дискретизированный с периодом дискретизации сигнал U(t), каждое дискретизированное значение которого запомнено на период дискретизации. Период дискретизации Тд равен периоду тактовой последовательности импульсов на тактовом входе 16 устройства (фиг. 2а). Пример сигнала на входе 15 приведен на фиг. 2б. Линия 1 задержки осуществляет формирование совокупности m задержанных сигналов 0зд1(с),...,0,дщ(с), пРичем 03+k(t) = 0(с— -zy>), где k = 1,.„,m; хф„— k-е фиксированное время задержки, хфк О, хфс < хфг <„,<хф, хф кратно Тд, хф /Тд = k, В зависимости от вида модуляции, код Мм которого поступает на кодовый вход 17 ходах 20.1,...,20.2m коды Nz Ä,,Nzq> времен задержек z1,... z2m, а шифратор 2.2 формирует на выходах 21,1„.,21.2m+1 сигналы, уровень амплитуды которых может принимать только два значения 0с или U, наприи н мер уровень логическои 1 (Ос =0 =1) или уровень логического нО" (Uz = U = О). Устройство осуществляет соответственно коду йм один из видов усредненно-разностной или усредненно-суммарной модуляции. При этом шифратор 2,2 формирует на третьем выходе 21.2т+1 приэнаковый сигнал с уровнем 0 для каждого из кодов Йм усредненно-разностной модуляции (УРМ) и с уровнем 0 для каждого из кодов Им усредненно-суммарной модуляции(УСУ). Кроме того, для каждого Му шифратор 2.2 формирует на выходах 21.1„...21.2гп совокупность счетных сигналов (Осч, причем формирование единичного потенциала U счетного сигнала U .t имеет с место для тех видов модуляции (кодов йм), в которых соответствующий суммируемый сигнал Uci(t) на выходе мультиплехсора З.l участвует в усреднении даже в случае Огф - 0. Формирование нулевого потенцивла 0 счетного сигнала U i имеет место для тех видов модуляции, в которых сигнал Щс) исключается из усреднения в случае Uc(t) = О. Каждый задержанный сигнал U(t — хфк) поступает на k-й первый вход каждого мультиплексора первой и второй групп, сигнал с которого подключается на выход мультиплексора при подаче на его адресный вход кода со значением Nzk, = К. Каждый иэ негенерируемых кодов Мхь где - 1,...,2а, может принимать (s зависимости.от вида осуществляемой модуляции значения кода йу) одно из значений 0,1„...m+1. При подаче на адресный вход любого из мультиплексоров 3.1...„3,2m кода со значением, равным О, на выход мультиплексора проходит сигнал U(t), а со значением, равным в+1, на выходе мультиплексора появляется сигнал с нулевой амплитудой. Каждый из мультиплексоров 3.1,...,3,2m в зависимости от значения кода Nzi, где i = 1,...,2m, на его адресном входе пропускает на выход 22.I в качестве i-ro суммарного сигнала 0д(с) либо входной сигнал 0(с) на втором входе, либо один из сигналов U(t— -zyk), где хф = zi на соответствующем первом входе, либо нулевой сигнал 0 = О на третьем входе мультиплексора ЗЛ, подключенном к шине нулевого потенциала: U(t) при Nr> —— 0; 0 (t — хф ) при Nq ФО; хф = zi х1 = Nz, A N p 0 при йх A 0; Nz .= NP NfP 2002366 мультиплексоров 3,1,...,3,m при уровне амплитуды U соответствующих им счетных сиго НаЛОВ ИЭ СОВОКуПНОСтИ Осч1„...0c m, рг — число суммируемых сигналов с ненулевым уровнем амплитуды из совокупноСТИ Uc.m+1(t),...,Uc.2m(t) ВЫХОДНЫХ СИГНВЛОВ мультиплексоров З.m+1,...,3.2fll при уровне амплитуды U соответствующих им счетных о СИГНаЛОВ Из СОВОКуПНОСтИ Uc .m+1,...,0cs.2m, q1 — число счетных сигналов с уровнем аМПЛИтУДЫ U Из СОВОКУПНОСТИ Ucv1,...,Uc÷.m 1 при нулевом уровне амплитуды соответствующих им суммируемых сигналов из совоКУПНОСтИ Uc1(t),...,Ucm(t)i qz — число счетных сигналов с уровнем амплитуды U из совокупности U . +1„.,0 am при 1 нулевом уровне амплитуды соответствующих им суммируемых сигналов из совокупНОСТИ Uc.m+1(t),..., Uc.2m(t). Тогда, очевидно, что значения кодов на 2 выходах цифровых сумматоров 7.1, 7.2 и 7.3 равны p1+q1, p2+Q2 и.p1+q1+p2 + q2 соответственно. С выхода аналогового сумматора 6,4 снимают общий суммарный сигнал, Каждый из делителей 8.1 и 8.2 ослабляет в 2,3...Äm раэ амплитуду сигналов ОХ1(т) и 0 2(с) соответственно, Делитель 8.3 ослаб-. ляет в 2,3,...,2m раэ амплитуду сигнала Ugt). Ослабленные сигналы снимаются с выходов соответствующий делителей и поступают на соответствующие входы мультиплексоров 9.1, 9,2 и 9.3, на адресные входы которых поступают коды Npl + gl, Np2 + g2 и Np1 + g1 + p2 + g2 соответственно. Выход делителя, с которого снимается ослабленный в k (k Ф О) раз по амплитуде сигнал, поступает на k-й информационный вход соответствующего мультиплексора, т.е, вход, сигнал с которого подключается к выходу мультиплексора при значении кода адреса, равном k. Информационные входы мультиплексоров 9.1. 9.2 и 9.3; подключаемые к их выходам при нулевом значении соответствующих адресных кодов, подключены к шине нулевого потенциала. 1аким образом, на выходе мультиплексора 9.1 получают уменьшаемый сигнал P1+91+ P2 + g2 10 вых импульсов с входа 16 устройства обеспечивает -дискретизацию сигнала, снимаемого с выхода коммутатора и запоминание его дискретных значений на время, 25 равное периоду дискретизации Тд. Период дискретизации равен периоду тактового сигнала на тактовом входе 16 устройства., Дискретизация необходима для исключения паразитного влияния задержек и пере30 ходных процессов в устройстве на последующую знаковую модуляцию выходного сигнала коммутатора. Выходной сигнал дискретизатора поступает на компараторы 4,1 и 4.2, которые 35 производят сравнение амплитуды дискре тиэированного модулированного сигнала с амплитудами положительного и отри цател ьного опорных сигналов соответственно, поступающих с источников 13 и 14. Величину 40 опорных сигналов выбирают на основании априорных данных в диапазоне изменения сигнала и допустимой погрешности его сумматорного прироста для соответствующего усредненно-разностного вида модуляции 45 или минимально допустимой амплитуды сигнала для соответствующего усредненносуммарного вида знаковой модуляции. Когда амплитуда выходного сигнала дискретизатора не меньше амплитуды 0 по50 55 — Ц, lip pi + pl s 0 1 р1+91Опри pl +g1 =О, на выходе мультиплексора 9.2 — Вычитаемый сигнал при Р2 +92 0 1 () Р2 + 92 0 при pz +92 =0. и на выходе мультиплексора 9.3 — усредненный сигнал при p1 + 91 + pz + 92 < 0 0 при p1 + 91 + p2 + 92 = 0 . Элемент 10 вычитания формирует на выходе разностный сигнал Up(t) = Оум(1)— О вч(1), Коммутатор 11 подключает на выход сигнал Up(t) или Uyc(t) при уровне U или U 1 амплитуды на управляющем входе коммутатора, подключенном к третьему выходу 21,2 п1+1 шифратора 2.2. Дискретиэатор 12 под действием тактоложительного опорного сигнала, на выходе компаратора 4.1 формируется сигнал с положительным уровнем амплитуды О, а когда меньше — с нулевым уровнем амплитуды. Когда амплитуда выходного сигнала дискретизатора не больше амплитуды U отрицательного опорного сигнала, на выходе компаратора 4.2 формируется сигнал с отрицательным уровнем амплитуды — О, а когда больше — с нулевым уровнем амплитуды. 2002366. О при Ов > U+ Опри U, (Ug -иприт, «И вых = (— — — ) b> bz Ьз <1 d2 бз -4 bt + b2+ Ьз K 4; d>, dz, бз E(1,2.3,4), 1 а1+а+ э а, Р1 +91+ Pz+92 Сумматор 6.1 обеспечивает объединение (суммирование) выходных сигналов компараторов 4.1 и 4.2. Таким образом, на выходе первого сумматора 6.1 в качестве выходного сигнала Овых формируется сигнал усредненной знаковой модуляцией соответствующего раэностного или суммарного вида: Нулевое значение выходного сигнала свидетельствует для вида УРМ о постоянстве усредненного сигнала с положительной флуктуацией менее 0 и отрицательной флуктуацией более U, а для -вида УСМ о нулевом уровне амплитуды сигнала в пределах тех же флуктуаций (o0 отсутствии усредненного входного сигнала). Уровень U или -U выходного сигнала U Легко показать, что при выполнении условий р1+ qt - m — с1 и рг + qz в — сг, где с1 и ez — число кодов задержек, равных ИФ 1, на группе выходов 20.1,...,20лп и группе выходов 20.m+1,.„,20.2m шифратора 2.1 соответственно, исключив условия вырождгения р1+ р = 0 и рг + Ог - О, дисперсии ct и аг шума выходного сигнала коммутатора 11 и входного сигнала U(t) связаны следующим выражением: ok2=0 (+ ) для урм, р1 +Е pz+92 Отсюда следует, что сглаживание аддитивного шума имеет место в случае Ю p<+q< 3, рг+ср >2 В+цг 2.pZ+qZ 3 дляУРМ, p>+ qt+ pz+ qz «2 для УСМ. Таким образом, имеющее при этом место усреднение шума обеспечивает более высокую помехозащищенность заявленного способа и устройствадля его осуществления. Очевидно, что способ-прототип является частотной реализацией заявляемого способа при р1 + q> = 1, рг + qz = 1, c> = m — 1 и cz=m — 1, 5 Легко видеть, что и ряд других известных способов предобработки также является частными реализациями предложенного способа, Например, для m -2 в случае Мг1= =0 Ntz=2 йтз Nt4 1 U«) Ucvz 0счз 10 = U«4 = 1 разностный сигнал на выходе элемента 10 вычитания определяется следующим выражением: 0р(1) = 92U{t) + 0(1 —.2Тд) + 2U(t — Тл)), 1 т.е, является лапласианом сигнала U(t), а усредненный сигнал на выходе делителя 9,3 20 равен ОУс(1) - — 4 (U(t)+U(t — 2Тд) + 2 0 (t — Tg) 1 . 1 реализуя широко известную усредняющую 25 одномерную маску вида 1/4 !1 2 11. Очевидно, что для m - 2 все виды усредненно-разностной и усредненно-суммарной предобработки, осуществляемые в 30 предлагаемом способе, могут быть описаны обобщенной маской следующего вида: где bt, bz, Ьз Е(0,1,2,3,4,-1,-2„-3,-4); 45 откуда следует осуществление в предлагаемом способе большого числа новых аидов предобработки с последующей знаковой модуляцией предобработанного (модулируемого) сигнала, т.е. вид осуществляемой модуляции может быть ner o изменен (адаптирован) с целью достижения большей эффективности последующей, например корреляционной, обработки выходного модуЛИрОВаННОГО СИГНаЛа Ов х(1). Из ЭТОГО 55 можно сделать вывод 0 fQIH, что заявляемый .способ может быть применен в случаях неэффективного (с точки зрения последующей обработки) использования способа-прОтОтипа, что свидетельствует о более широких функциональных возможностях. 13 2002366 Реализация данного метода может быть осуществлена цифровым устройством в случае предварительного аналого-цифрового преобразования входного сигнала и замены аналоговых элементов цифровыми анало- 5 гичного назначения, что, однако; ведет к существенному росту аппаратурных зат .рат, так как аналоговая реализация делителей, сумматоров, компараторов, элемента вычитания существенно проще их цифровой 10 реализации. Все элементы схемы устройства, включая аналоговые мультиплексоры, состоящие из дешифратора, группы аналоговых коммутаторов и сумматора (на фиг, 1 не показаны), 15 являются широкоизвестными и их работа не требует дополнительных пояснений. Для иллюстрации вышеизложенного приведены условные временные диаграммы сигналов в разныхточкахустройствадля 20 случая m =3 и Net =О, Nt.z= 3, багз=4, Ns4 —— — Nrg = 2, Nrq = 4, где значение кода, равное 4„является вторым ненулевым значением кода, в результате чего Ucg(t) = О и U«(t} = О. Поэтому для рассматриваемого 25 примера Ucl(t) = 0(t); 0с2()=0(с-ЗТд); Uc4(t)= = U(t — Тд) и Uc4 = U(t — 2Тд): 0 „=U(t)+ U(t — ЗТ }; U y =0(t-Tg+ + U(t — 2Тд). Условность временных диаграмм сигналов проявляется в том,.что для упрощения вместо аналогового представления, например, входного сигнала U(t) (фиг, 2б) его условная временная диаграмма (рис.2а) 35 представлена в виде последовательности значений амплитуды, локализованных в се- редине соответствующих интервалов дискретизации, Задержанные в соответствии с кода- 40 ми Nzt, i = 123, на время Тд, 2Тд и ЗТд сигналы U(t — Тд), (t — 2Тд) и U(t —. ЗТд) приведены на фиг. 2r — е, при этом сигналы U(t), U(t — ЗТд), U(t — Тд) и U(t — 2Тд) равны первому— четвертому суммируемым сигналам UcI(t) — 45 Ucn(t) соответственно. Формула изобретения УСТРОЙСТВО ДЛЯ МОДУЛЯЦИИ СИГНАЛА, содержащее линию задержки, информационный вход которой является информационным входом устройства, . элемент вычитания, первый аналоговый сумматор, источники положительного и отрицательного опорных сигналов, первый и второй компараторы и дискретизатор, тактовый вход которого объединен с тактовым входом линии задержки и является тактовым входом устройства, выход дискретизаПервый и второй суммарные сигналы 0 g,(t) и 0 у (т) приведены на фиг,.2ж и з соответственно. На фиг. 2и — л приведены для случая 0«I= = Ucv2 = Uc 4 = Ucv5 = 1, Uc 3 = Uc 6 = О, т.е. pi + qI = 2 и р2 + о2 = 2, уменьшаемый, вычитаемый и раэностный сигналы Uy (t), Ue<(t) и Up(t) соответственно. Выходной сигНаЛ Ua x(t) ДЛЯ СЛУЧаЯ YPM rIPu U-+ 1О I = 0,25 В приведен на условной и реальной(без учета для простоты временных задержек на преобразования) временных диаграммах фиг. 2м, и соответственно, Общий суммарный, усредненный и выходной сигналы 0 (т), Uyc(t) и U ix(t) для той же совокупности счетных сигналов и случая УСМ приведены на фиг. 2о — р соответственно. На фиг. 2т — х приведены для случая УРМ и UcgI = О, l = 1,...,6, сигналы 0ущ(т), 0вц(т), Up(t) и Ukex(t) соответственно, а на фиг. 2ц для случая УСМ и той же совокупности счетных сигналов — сигнал 0 »(т), Реальные временные диаграммы сигналов UI »(t), соответствующие условным временным диаграммам . фиг. 2м,р,ф и ц, приведены на фиг. 2н,с,х и ч соответственно. Знаком Ч на фиг. 2т,у помечены значения, получаемые усреднением не на 2, а на 1 (из-за равенства нулю одного из суммируемых сигналов) для УРМ и усреднением на число ненулевых суммируемых сигналов для УСМ, Проведенное математическое моделирование подтвердило более высокие помехозащищенность, универсализм и адаптивность предлагаемого устройства в сравнении с прототипом и перспективность применения для анализа изображений и распознавания образов в условиях неопределенной помехо-сигнальной обстановки. (56) Венедиктов М.Д. и др. Дельта-модуляция. М,: Связь, 1976, с. 164, Авторское свидетельство СССР N 1510089, кл. Н 03 М 3/00, 1987. тора соединен с первыми входами первого и второго компараторов, вторые входы которых подключены к выходам источников положительного и отрицательных опорных сигналов соответственно, выходы компараторов соединены с входами первого анало55 гового сумматора, выход которого является выходом устройства, отличающееся тем, что в него введены коммутатор, два шифpampa, первая и вторая группы по m мультиплексоров, m третьих, ITI четвертых компараторов и m элементов ИЛИ в каждой 2002366 15 группе, второй, третий и четвертый аналоговые сумматоры, три цифровых. сумматора, три делителя напряжения и три мультиплексора, первые и вторые выходы первого шифратора соединены с адресными входами соответствующих мультиплексоров первой и второй групп. соответственно, выходы линии задержки соединены с соответствующими первыми информационными входами мультиплексоров первой и второй групп, вторые информационные входы которых объединены и подключены к информационному входу устройства, выход каждого мультиплексора первой группы соединен с соответствующим входом второго аналогового сумматора, первыми входами третьего и четвертого соответствующих компараторов первой группы, выходы которых соединены с первым и вторым входами соответствующего элемента ИЛИ первой группы, третьи входы элементов ИЛИ первой группы подключены к соответствующим первым выходам второго шифратора, а их выходы - к соответствующему входу первого цифрового сумматора, выход которого соединен с первым входом третьего цифрового сумматора и адресным входом первого мультиплексора, группа первых и второй информационные входы которого подключены соответственно к соответствующим выходам первого делителя напряжения и выходу второго аналогового сумматора который соединен с первыми входами первого делителя напряжения и четвертого аналогового сумматора, выход первого мультиплексора соединен в первым входом элемента вычитания, выход каждого мультиплексора второй группы соединен с соответствующим входом третьего аналогового сумматора, первыми входами третьего и четвертого соответствующих компараторов второй группы, вы16 ходы которых соединены с первым и вторым входами соответствующего элемента ИЛИ второй группы, третьи входы элементов ИЛИ второй группы подключены к соответствующим вторым выходам второго шифратора, а их выходы - к соответствующему входу второго цифрового сумматора, выход которого соединен с вторым входом 1О третьего цифрового сумматора и адресным входом второго мультиплексора, группа первых и второй информационные входы которого подключены соответственно к соответствующим выходам второго делителя напряжения и выходу третьего аналогового сумматора, который соединен с первым входом второго делителя напряжения и вторым входом четвертого аналогового сумматора, выход второго мультиплексора 20 соединен с вторым входом элемента вычитания, выход третьего цифрового сумматора соединен с адресным входом третьего мультиплексора, группа первых и второй информационные входы которого поключе25 ны соответственно к соответствующим выходам третьего делителя напряжения и выходу четвертого аналогового сумматора, который соединен с первым входом третьего делителя, выход третьего мультиплексора соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом элемента вычитания, выход - с информационным входом дискретизатора, а управляющий вход - с третьим выходом второго шифратора, вход которого объединен с входом первого шифратора и является кодовым входом устройства, третьи информационные входы мультиплексоров первой и второй групп, вторые входы первого, второго и третьего делителей напряжения, вторые входы третьего и четвертого компараторов первой и второй групп подключены к шине нулевого потенциала, 2002366 2002366 г t о г 1 2 1 о 3 о 2 2 f 1 2-1 О -2 -1 2 1 0 3 0 2 -2 0 О r 2 -1 0 -г "1 Я 1 0 5 0 О Î Î1 2-1 О 2-12 1 03 0 (2-1 f 0 -2 2 "1-1 S 1 г 0 аК r,S О,5-0,5-1-1,5п,5 1,50ф fS 1,5 r g и й) и A) u /e) и, le) 5«) V v v V v v ч v 2 -1 1 о -1 ф -o,s-1 О r 2 D,S-1 v v а у и kj о f 1,5 0, -1 -1 -1 -65 oi5 3 r 3 3 1 -r -÷,f o,s r o 3 r-i,÷-оя 0 -r -.гх-г и,/ц), (Е) v u„,/e) и51 /1) 1иг.2 Составитель Ю.Кутаев Техред М.Моргентал Корректор Н.Кешеля 1" Редактор А.Бер Заказ 3177 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 0 4 3 1 -1 "г 3 f 3 1 3 3 2 0 05 r -Ф,5 05 0 -1 1 -45 As os AS f 45-05 ф5 И-1 0 OtS 0 .?,5 -1 "2 2 -1 "05-1,5-05 1-1 O r o f -r -1 < »-r -r-Г 3 2 2 -1 -4-1 0 2 б Ф Х 3 ц 0,150Л 0,5AS-Ц25-1-А250 CL5 r,s r 135ДЮ-O2S р 0 1 r f 0 -(0 0 f 1 1 f f 0 4 1,5 /3 «/3 -/5-% - 4 о «/3 г z г,5 r - / Тираж Подписное НПО "Поиск" Роспатента 113035, Москва, Ж-35, Раушская наб., 4/5 ий-Т) u(k-2T и(-зт) и„ /ц и Я) и fe) и /Е) и e) и И) 
