Устройство для управления запираемым тиристором

 

Сущность изобретения: первый 5 и второй 4 транзисторы дополняющей проводимости через первый 9 и второй 8 источники постоянного напряжения, соответственно, соединены с катодом запираемого тиристора, с управляющим электродом которого соединены эмиттер первого транзистора и через резистор 13 эмиттер второго транзистора, база которого через резистор 12 соединена с базой первого транзистора и непосредственно с выходом промежуточного каскада усиления, содержащего первый 2 и второй 3 транзисторы дополняющей проводимости, эмиттеры которых через первый 6 и второй 7 дополнительные источники постоянного напряжения, соответственно, соединены с управляющим электродом тиристора, а базы объединены и связаны с выходом входного усилителя управляющего сигнала. 1 ил.

Изобретение относится к преобразовательной технике и может быть использовано для управления мощными запираемыми тиристорами (ЗТ).

Известны устройства для управления ЗТ или силовыми транзисторами, содержащие первый и второй выходные транзисторы дополняющей проводимости, коллекторы которых через первый и второй источники постоянного напряжения соответственно предназначены для подключения к катоду ЗТ, эмиттеры которых предназначены для присоединения к управляющему электроду (УЭ) или к базе управляемого прибора, а базы соединены с входом устройства [1].

Запираемым тиристорам характерно, что их запирающий ток управления много раз выше отпирающего тока управления. Поэтому также запирающие транзисторы устройства управления требуют практически много раз большего базового тока, чем отпирающие транзисторы, что схемы аналогов не обеспечивают.

Более совершенным является устройство для управления ЗТ, содержащее первый, запирающий, и второй, отпирающий, транзисторы дополняющей проводимости, коллекторы которых через первый и второй источники постоянного напряжения соответственно предназначены для подключения к катоду ЗТ, для подключения к УЭ которого предназначен эмиттер первого выходного транзистора, а база второго выходного транзистора соединена с выходом промежуточного каскада усиления, вход которого соединен с выходом входного усилителя управляющего сигнала [2]. Схема обеспечивает в 20 раз больший базовый ток запирающего выходного транзистора, чем отпирающего.

Недостатками прототипа являются: 1) Транзистор промежуточного каскада усиления насыщается во время запертого состояния тиристора. При отпирающем сигнале на выходе входного усилителя этот транзистор запирается только через значительное время задержки (через несколько микросекунд), что задерживает отпирание ЗТ.

2) При запирании первого и отпирании второго выходного транзистора их базовые токи ограничены сравнительно большим резистором в коллекторной цепи транзистора промежуточного каскада усиления, вследствие чего переходной процесс медленный и через выходные транзисторы текут большие импульсные сквозные токи, которые расходуют бесполезно мощность.

3) Во время прохождения прямого тока управления ЗТ из второго источника питания постоянным напряжением отвлекается большая мощность (10 Вт), что бесполезно расходуется на резисторе в коллекторной цепи второго выходного транзистора.

4) Постоянный ток управления зависит от падения напряжения на УЭ ЗТ и от напряжения второго источника питания, которое из-за мощного выходного каскада зависит от относительной длительности периода отпертого состояния тиристора (отпирающего выходного тока устройства).

Целью настоящего изобретения является увеличение быстродействия, уменьшение потребляемой мощности и повышение стабильности выходного тока устройства.

Поставленная цель достигается тем, что в устройстве для управления запираемым тиристором, содержащем первый и второй выходные транзисторы дополняющей проводимости, коллекторы которых через первый и второй источники постоянного напряжения соответственно предназначены для подключения к катоду запираемого тиристора, для подключения к управляющему электроду которого предназначен эмиттер первого выходного транзистора, а база второго выходного транзистора соединена с выходом промежуточного каскада усиления, вход которого соединен с выходом входного усилителя управляющего сигнала, согласно предлагаемому изобретению введены первый и второй дополнительные источники напряжения, первый и второй резистор, первый вывод которого соединен с эмиттером второго выходного транзистора, а второй - с эмиттером первого выходного транзистора, база которого соединена с первым выводом первого резистора, второй вывод которого соединен с выходом промежуточного каскада усиления, первый вывод питания которого соединен с первым выводом питания входного усилителя и первым выводом первого дополнительного источника напряжения, второй вывод которого соединен с эмиттером первого выходного транзистора, и первым выводом второго дополнительного источника напряжения, второй вывод которого соединен с вторым выводом питания входного усилителя и промежуточного каскада усиления, выполненного в виде первого и второго транзисторов дополняющей проводимости, коллекторы которых использованы в качестве первого и второго выводов питания промежуточного каскада усиления соответственно, эмиттеры соединены с первым выводом резистора, используемым в качестве выхода промежуточного каскада усиления, а базы соединены с первыми выводами конденсатора и диода, вторые выводы которых соединены с вторым выводом резистора, использованным в качестве входа промежуточного каскада усиления.

Питание входного усилителя и промежуточного каскада усиления от отдельных источников питания позволяет значительно уменьшить потребляемая устройством мощность, так как для питания оконечного каскада требуются более высокие напряжения, чем для предварительных каскадов.

Подключение резистора между эмиттерами первого и второго выходного транзистора уменьшает зависимость постоянного тока управления от падения напряжения на УЭ-катод ЗТ и от напряжения питания оконечного каскада, так как второй выходной транзистор работает в схеме стабилизатора тока. Применение дополнительно отдельного питания предварительных каскадов позволяет уменьшить потребляемую выходным каскадом мощность, так как сумма напряжений на втором резисторе и на втором выходном транзисторе при прохождении отпирающего тока через УЭ тиристора может быть меньше минимального допустимого напряжения первого дополнительного источника напряжения. Кроме того, второй выходной транзистор не насыщается и при его запирании сквозные токи малые. Применение второго выходного транзистора по схеме стабилизатора тока (т.е. в активном режиме) целесообразно только при отдельном питании предварительных каскадов, так при общем питании напряжение между эмиттером и коллектором второго выходного транзистора больше, чем в случае отдельного питания и на транзисторе расходуется большая мощность.

При запирании тиристора промежуточный каскад активен только на время перезаряда конденсатора, которое выбирается немножко больше длительности импульса обратного (запирающего) тока управления тиристора. В запертом состоянии тиристора оба транзистора промежуточного каскада заперты и каскад мощности не потребляет. Первый выходной транзистор держится открытым с помощью тока через резистор с большим сопротивлением, который включен между выходом входного усилителя и эмиттером первого выходного транзистора.

Первый транзистор промежуточного каскада форсирует запирание первого выходного транзистора противоположного типа проводимости и отпирание выходного транзистора однотипного с первым транзистором промежуточного каскада, вследствие чего их переключение быстрое и сквозные токи малые. В установившемся состоянии транзисторы одного типа (первый транзистор промежуточного каскада усиления и второй выходной транзистор) работают как повторители напряжения с малыми базовыми токами. Диод смещен в прямом направлении и влияет мало на передачу сигнала. Наоборот, во время запертого состояния тиристора, диод смещен в обратном направлении и препятствует прохождению базового тока промежуточных транзисторов.

Диод в описанной схеме включения имеет значение только при применении для питания предварительных каскадов отдельных источников напряжения, так как в случае общего с выходным каскадом питания установившиеся токи второго транзистора промежуточного каскада усиления и первого выходного транзистора не могут быть больше обратного тока тиристора (тока утечки).

Транзисторы промежуточного каскада не насыщаются, их переключение быстрое и сквозные импульсные токи отсутствуют.

Применение отличительных признаков в описанном сочетании не известно.

На чертеже изображена схема устройства. Устройство содержит входной усилитель 1, промежуточный каскад усиления с транзисторами 2 и 3 противоположного типа проводимости и выходной каскад с транзисторами 4 и 5 дополняющей проводимости. Входной усилитель и промежуточный каскад питается от двух включенных последовательно источников питания 6 и 7, общая точка которых предназначена для соединения с УЭ тиристора. Выходной каскад питается также от двух включенных последовательно источников напряжения, общая точка которых предназначена для соединения с катодом тиристора. Коллекторы транзисторов подключены к крайним клеммам источников питания.

Между выходом входного усилителя и соединенными между собой базами транзисторов промежуточного каскада включены диод 10 и конденсатор 11, причем анод диода соединен с выходом входного усилителя.

Между базами и эмиттерами выходных транзисторов включены резисторы 12 и 13.

База транзистора 4 соединена с эмиттерами транзисторов 2 и 3 и через резистор 14 - с выходом входного усилителя. Эмиттер транзистора 5 подключен к общей клемме источников питания выходного каскада. Между базой и эмиттером транзисторов 2 и 3 подключен резистор 15.

Устройство для управления запираемым тиристором работает следующим образом.

Предположим, что в указанный момент времени на выходе входного усилителя 1 действует положительное напряжение. Тогда диод 10 смещен в прямом направлении и обеспечивает прямой базовой ток транзистора 2, который открыт, и обратное смещение на базе транзистора 3, который закрыт. Эмиттерный ток транзистора 2 течет в базу транзистора 4, который работает в схеме эмиттерного повторителя, обеспечивая постоянный ток управления тиристора. Транзистор 5 имеет отрицательное смещение на базе и закрыт. Конденсатор 11 заряжен до падения напряжения на диоде 10.

При смене полярности напряжения на выходе входного усилителя потенциал баз транзисторов 2, 3 и 4 скачкообразно уменьшается, базовый ток транзисторов 2 и 4 меняет знак, на резисторе 12 возникает напряжение, которое обусловливает отпирающий ток транзистора 5. После смещения эмиттерных переходов транзисторов 2 и 4 в обратном направлении они запираются обратными базовыми токами, а транзисторы 3 и 5 получают прямые базовые токи и отпираются. Эмиттерный ток транзистора 3 течет в базы транзисторов 4 и 5, запирая транзистор 4 и отпирая 5, эмиттерный ток которого является током запирания тиристора. Резистор 12 защищает транзистор 5, ограничивая его базовый ток. Конденсатор 11 начинает перезаряжаться, диод 10 запирается.

Время перезарядки конденсатора надо установить выбором его значения большим длительности импульса обратного тока тиристора.

К концу перезаряда конденсатора транзистор 3 опять запирается, чему способствует резистор 15. Во время фазы запертого состояния тиристора транзистор 5 открыт током через резистор 14.

Резистор 14 можно включить также между базой транзистора 5 и выходом входного усилителя, так как сопротивление резистора 12 много меньше его сопротивления.

Во время запертого состояния тиристора транзисторы надежно закрыты резистором 15.

При следующей смене полярности напряжения на выходе входного усилителя с низкого на высокий потенциал, потенциал на базах транзисторов 2, 3 и 4 скачкообразно увеличивается. Через конденсатор начинает течь ток в базы транзисторов 2, 4 и 5, отпирая транзисторы 2 и 4 и запирая транзистор 5. Во время перезарядки конденсатора базовые токи этих транзисторов имеют по сравнению с установившимся состоянием повышенное значение, что ускоряет процесс переключения транзисторов 2, 4 и 5. Когда напряжение на конденсаторе достигает нулевого значения, диод 10 смещается в прямое направление, потенциалы баз транзисторов 4 и 5 начинают повторять выходной потенциал входного усилителя и схема возвращается в исходное состояние.

Устройство для управления запираемым тиристором проходило лабораторные испытания на макете для управления ЗТ типа ТЗ123-400. Экономический эффект в сравнении с базовой моделью - прототипом - проявляется в уменьшенной мощности потерь, увеличенном быстродействии и повышенной стабильности прямого тока управления к изменению параметров тиристора.

Формула изобретения

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЗАПИРАЕМЫМ ТИРИСТОРОМ, содержащее первый и второй выходные транзисторы дополняющей проводимости, коллекторы которых через первый и второй источники постоянного напряжения соответственно предназначены для подключения к катоду запираемого тиристора, для подключения к управляющему электроду которого предназначен эмиттер первого выходного транзистора, а база второго выходного транзистора соединена с выходом промежуточного каскада усиления, вход которого соединен с выходом входного усилителя управляющего сигнала, отличающееся тем, что, с целью увеличения быстродействия, уменьшения потребляемой мощности и повышения стабильности выходного тока, введены первый и второй дополнительные источники напряжения, первый резистор и второй резистор, первый вывод которого соединен с эмиттером второго выходного транзистора, а второй - с эмиттером первого выходного транзистора, база которого соединена с первым выводом первого резистора, второй вывод которого соединен с выходом промежуточного каскада усиления, первый вывод питания которого соединен с первым выводом питания входного усилителя и первым выводом первого дополнительного источника напряжения, второй вывод которого соединен с эмиттером первого выходного транзистора и первым выводом второго дополнительного источника напряжения, второй вывод которого соединен с вторыми выводами питания входного усилителя и промежуточного каскада усиления, выполненного в виде первого и второго транзисторов дополняющей проводимости, коллекторы которых использованы в качестве первого и второго выводов питания промежуточного каскада усиления соответственно, эмиттеры соединены с первым выводом резистора, использованным в качестве выхода промежуточного каскада усиления, а базы соединены с первыми выводами конденсатора и диода, вторые выводы которых соединены с вторым выводом резистора, использованным в качестве входа промежуточного каскада усиления.

РИСУНКИ

Рисунок 1