Сумматор по модулю пять

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации. Сумматор по модулю пять содержит пять элементов ЗАПРЕТ, три элемента И, мажоритарный элемент с порогом три, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, шесть входов и три выхода. Сложность сумматора по числу входов логических элементов равна 45, а быстродействие, определяемое глубиной схемы, равно 2, где t -задержка на вентиль. На входы поступают двоичные переменные (x1,y1, x2,y2, x3y3) , представляющие собой первые, вторые и третьи разряды суммируемых операндов X и Y соответственно, на выходах реализуются логические функции z1, z2, z3 , где z1 -первый разряд, z2 -второй разряд, z3 -третий разряд операнда Z и Z=X+Y (mod5). 1 табл., 1 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации.

Известен сумматор по модулю пять, содержащий пятнадцать элементов И, восемь элементов ИЛИ, один элемент И-НЕ, три элемента ИЛИ-НЕ, один элемент ЗАПРЕТ, шесть входов и три выхода [1].

Недостатком сумматора по модулю пять является низкое быстродействие, определяемое глубиной схемы и равное 5 , где - задержка на вентиль.

Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является сумматор по модулю пять, содержащий десять элементов И, три элемента ИЛИ-НЕ, три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, два элемента ЗАПРЕТ, три элемента ИЛИ, шесть входов и три выхода [2].

Недостатком известного сумматора по модулю пять является низкое быстродействие, которое равно 3 .

Заявляемый сумматор по модулю пять содержит пять элементов ЗАПРЕТ, три элемента И, мажоритарный элемент с порогом три, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Первые входы первого и второго элементов И соединены соответственно с входами первого и второго разрядов первого слагаемого, а вторые входы - соответственно с входами первого и второго разрядов второго слагаемого. Вход первого разряда первого слагаемого соединен с первым входом запрета первого элемента ЗАПРЕТ, входом запрета второго элемента ЗАПРЕТ и первыми входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьего элемента И и мажоритарного элемента с порогом три. Вход первого разряда второго слагаемого соединен с первым входом запрета третьего элемента ЗАПРЕТ, входом запрета четвертого элемента ЗАПРЕТ, вторым входом запрета первого элемента ЗАПРЕТ и вторыми входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарного элемента с порогом три. Вход второго разряда первого слагаемого соединен с первыми прямыми входами первого и второго элементов ЗАПРЕТ, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и третьим входом мажоритарного элемента с порогом три. Вход второго разряда второго слагаемого соединен с вторым прямым входом первого элемента ЗАПРЕТ, вторым входом запрета третьего элемента ЗАПРЕТ, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертым входом мажоритарного элемента с порогом три. Вход третьего разряда первого слагаемого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, прямыми входами третьего и четвертого элементов ЗАПРЕТ и входом запрета пятого элемента ЗАПРЕТ. Вход третьего разряда второго слагаемого соединен с вторым прямым входом второго элемента ЗАПРЕТ, третьим входом запрета третьего элемента ЗАПРЕТ, прямым входом пятого элемента ЗАПРЕТ и вторым входом третьего элемента И. Выход третьего элемента И соединен с четвертым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом второго элемента И и пятым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, шестой вход которого соединен с выходом первого элемента ЗАПРЕТ. Выход второго элемента ЗАПРЕТ соединен с седьмым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьими входами второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый вход которого соединен с выходом третьего элемента ЗАПРЕТ, восьмым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и четвертым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. Пятый и шестой входы второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены соответственно с выходами пятого элемента ЗАПРЕТ и мажоритарного элемента с порогом три. Пятый и шестой входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого элемента И и четвертого элемента ЗАПРЕТ, а выход соединен с вторым разрядным выходом сумматора. Первый и третий разрядные выходы сумматора соединены соответственно с выходами первого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.

На чертеже представлена схема заявляемого сумматора по модулю пять.

Сумматор по модулю пять содержит пять элементов ЗАПРЕТ 1...5, три элемента И 6, 7 и 8, мажоритарный элемент 9 с порогом три, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 10 и 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, шесть входов 13... 18 и три выхода 19, 20 и 21.

Сумматор работает следующим образом.

Суммируемые операнды X и Y задаются трехразрядными двоичными кодами X = x3 x2 x1, Y = y3 y2 y1, где x1, y1 - первые (младшие) разряды операндов; x2, y2 - вторые (средние) разряды операндов; x3, y3 - третьи (старшие) разряды операндов, т.е. X = x1 + 2x2 + 4x3 и Y = y1 + 2y2 + 4y3.

В соответствии с выбранным модулем P = 5 каждый операнд может принимать значения 0(000), 1(001), 2(010), 3(011) и 4(100). Результатом работы сумматора по модулю пять является операнд Z, заданный трехразрядным двоичным кодом Z = z3z2z1, где Z = z1 + 2z2 + 4z3.

На входы 13, 14 подаются значения младших разрядов x1, y1 операндов X и Y соответственно, на входы 15, 16 - значения средних разрядов x2, y2операндов X и Y соответственно, на входы 17, 18 - значения старших разрядов x3, y3 операндов X и Y соответственно, на выходе 19 реализуется младший разряд z1, на выходе 20 - средний разряд z2, а на выходе 21 - старший разряд z3 операнда Z, где Z = X + Y (mod5).

Логические функции z1, z2 и z3, значения которых представлены в таблице, реализуются сумматором согласно следующим аналитическим выражениям: z1=x1 x3 y1 A B C D E;; z2=F16(x2, y2, B, C, F, G);; z3=B C D E H M34(x1, x2, y1, y2),, где A=xy2; B=x; C=x2y3; D=x2y2;; E=x1y3; F=x1y1; G=x; H=y3;; F16(x2,y2,B,C,F,G)= M34(x1,x2,y1,y2)= 3; Достоинством заявляемого сумматора по модулю пять является высокое быстродействие. Так, его быстродействие, определяемое глубиной схемы, равно 2 , где - задержка на вентиль, в то время как быстродействие устройства-прототипа равно 3 . Сложность заявляемого сумматора по числу входов логических элементов меньше, чем сложность устройства-прототипа и равна 45, тогда как сложность устройства-прототипа равна 51.


Формула изобретения

СУММАТОР ПО МОДУЛЮ ПЯТЬ, содержащий два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три элемента ЗАПРЕТ и три элемента И, первые входы первого и второго из которых соединены соответственно с входами первого и второго разрядов первого слагаемого, а вторые входы соединены соответственно с входами первого и второго разрядов второго слагаемого отличающийся тем, что содержит четвертый и пятый элементы ЗАПРЕТ, мажоритарный элемент с порогом три и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход первого разряда первого слагаемого соединен с первым входом запрета первого элемента ЗАПРЕТ, входом запрета второго элемента ЗАПРЕТ и первыми входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьего элемента И и мажоритарного элемента с порогом три, вход первого разряда второго слагаемого соединен с первым входом запрета третьего элемента ЗАПРЕТ, входом запрета четвертого элемента ЗАПРЕТ, вторым входом запрета первого элемента ЗАПРЕТ и вторыми входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарного элемента с порогом три, вход второго разряда первого слагаемого соединен с первыми прямыми входами первого и второго элементов ЗАПРЕТ, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и третьим входом мажоритарного элемента с порогом три, вход второго рязряда второго слагаемого соединен с вторым прямым входом первого элемента ЗАПРЕТ, вторым входом запрета третьего элемента ЗАПРЕТ, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертым входом мажоритарного элемента с порогом три, вход третьего разряда первого слагаемого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, прямыми входами третьего и четвертого элементов ЗАПРЕТ и входом запрета пятого элемента ЗАПРЕТ, вход третьего разряда второго слагаемого соединен с вторым прямым входом второго элемента ЗАПРЕТ, третьим входом запрета третьего элемента ЗАПРЕТ, прямым входом пятого элемента ЗАПРЕТ и вторым входом третьего элемента И, выход которого соединен с четвертым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом второго элемента И и пятым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, шестой вход которого соединен с выходом первого элемента ЗАПРЕТ, выход второго элемента ЗАПРЕТ соединен с седьмым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, третьими входами второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый вход которого соединен с выходом третьего элемента ЗАПРЕТ, восьмым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и четвертым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, пятый и шестой входы которого соединены соответственно с выходами пятого элемента ЗАПРЕТ и мажоритарного элемента с порогом три, пятый и шестой входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого элемента И и четвертого элемента ЗАПРЕТ, а выход соединен с вторым разрядным выходом сумматора, первый и третий разрядные выходы которого соединены соответственно с выходами первого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.

РИСУНКИ

Рисунок 1, Рисунок 2



 

Похожие патенты:

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей

Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах
Наверх