Устройство для обмена информацией

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения абонентов при обмене информацией. Устройство содержит блок 1 памяти передатчика, блок 2 управления передачей, первый генератор 3 тактовых импульсов, генератор 4 случайных импульсов, первый генератор 5 случайных импульсов, регистр 6 передачи, буферную память 7, блок 8 памяти приемника, второй генератор 9 тактовых импульсов, второй генератор 10 случайных импульсов, память 11 номеров посылок, блок 12 управления приемом. Блок 1 содержит коммутатор 13 прямого кода сигнала, коммутатор 14 инверсного кода сигнала, счетчик 15 адреса, память 16. Блок 2 содержит элементы И 17, 18, триггер 19, элемент ИЛИ - НЕ 20, элемент НЕ 21, элемент 22 задержки, дешифратор 23. Блок 8 содержит коммутатор 24 прямого кода сигнала, коммутатор 25 инверсного кода сигнала, память 26. Блок 12 содержит триггер 27, элемент ИЛИ - НЕ 28, элементы И 29, 30, элемент НЕ 31, элемент 32 задержки, дешифратор 33. Изобретение позволяет с помощью незначительных затрат оборудования обеспечить криптостойкую передачу информации и оперативно менять алгоритм. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для сопряжения абонентов при обмене информацией.

Изобретение позволяет с помощью незначительных затрат оборудования обеспечить криптостойкость передачи информации и оперативно менять защитный алгоритм.

На чертеже приведен пример конкретного, но не ограничивающего изобретение выполнения устройства.

Устройство содержит блок 1 памяти, передатчика, блок 2 управления передачей, первый генератор 3 тактовых импульсов, генератор 4 случайных чисел, первый генератор 5 случайных импульсов, регистр 6 передачи, буферную память 7, блок 8 памяти приемника, второй генератор 9 тактовых импульсов, второй генератор 10 случайных импульсов, память 11 номеров посылок, блок 12 управления приемом. Блок 1 содержит коммутатор 13 прямого кода сигнала, коммутатор 14 инверсного кода сигнала, счетчик 15 адреса, собственно память 16. Блок 2 содержит элементы И 17, 18, триггер 19, элемент ИЛИ-НЕ 20, элемент НЕ 21, элемент 22 задержки, дешифратор 23. Блок 8 содержит коммутатор 24 прямого кода сигнала, коммутатор 25 инверсного кода сигнала, собственно память 26. Блок 12 содержит триггер 27, элемент ИЛИ-НЕ 28, элементы И 29, 30, элемент НЕ 31, элемент 32 задержки, дешифратор 33.

Устройство работает следующим образом.

Сообщение на передающем конце разбивается на сегменты равной длительности. Каждый сегмент в зависимости от управляющей последовательности либо поступает на выход передатчика без задержки, либо задерживается на время, определяемое управляющей последовательностью, кратное длительности сегмента и не превышающее заданной величины Т_макс, и после этого поступает на выход передатчика. При этом спектр каждого сегмента в зависимости от управляющей последовательности либо инвеpтируется, либо остается в прямом положении.

На приемном конце поступающий сигнал делится на сегменты равной длительности. Каждый из сегментов задерживается на время, равное разности Т_макс и величины задержки, полученной данным сегментом на передающем конце. При этом спектр каждого сегмента в зависимости от управляющей последовательности либо инвертируется, либо остается в прямом положении.

Для синхронизации преобразований на приеме и передаче в начало передаваемого сообщения вводится синхропосылка, выделяемая на приеме, по моменту приема которой определяется начальный момент разбиения принятого сообщения на сегменты и номер сегмента, начиная с которого запускается генератор управляющей последовательности, аналогичной формируемой на передаче.

По сигналу пуска-останова устройство на передающей стороне записывает сообщение в блок 1. При этом устанавливается в единицу триггер 19 в блоке 2 и запускается генератор 3. Единичное состояние триггера 19 разрешает запись в память 16, а импульсы от генератора 3 заполняют счетчик 15, который формирует последовательность адресов записи в память 16. Объем счетчика равен числу элементов в памяти 16. После заполнения счетчика очередной импульс от генератора 3 обнуляет счетчик, и это его состояние через элемент ИЛИ-НЕ 20 передается в триггер 19 с задержкой на элементе 22 такой, чтобы подготовить устройство к передаче. Задержка необходима, чтобы переброс триггера не произошел раньше, чем закончится импульс переполнения от генератора 3. Триггер перебрасывается в нулевое состояние и разрешает работу генераторов 4 и 5 и считывание из памяти 16. При этом счетчик 15 находится в исходном - нулевом состоянии. Генератор 4 выдает последовательность случайных чисел в пределах от 1 до N, где N - число элементов в памяти 16 (в передаваемом сообщении). При этом числа не повторяются. Это число указывает номер ячейки памяти 16, из которой считывается соответствующая часть сообщения. Это сообщение передается через коммутаторы 13, 14, которые управляются от дешифратора 23 и стробируются сигналами от элементов И 17, 18. При этом через коммутатор 14 передается инверсный сигнал. Это происходит в том случае, если генератор 5 вырабатывает импульс. Этот импульс передается через элемент И 18 и управляет коммутатором 14, он также блокирует элемент И 17 и работу коммутатора 13. В каждом такте передачи номер элемента сообщения через регистр 6 передается в линию связи совместно с передаваемым сообщением.

На приемной стороне принимаемые сообщения и их номера записываются в буферную память 7 и память 11. Управление их адресами производится последовательно от счетчика адреса (в данном случае включенного в состав памяти 7). Запись этих информационных сигналов осуществляется импульсами от генератора 9 при единичном состоянии триггера 27. После приема всего сообщения и заполнения всей памяти 7 нулевое состояние счетчика адреса памяти 7 передается через элемент ИЛИ-НЕ 28 и элемент 32 задержки, в триггер 27. Задержка необходима для исключения одного импульса переполнения. Триггер 27 перебрасывается, и разрешается считывание из памяти 7 и памяти 11. Считывание из памяти 7 и 11 производится под управлением счетчика адреса, т.е. последовательно по возрастанию номеров, а запись в память 26 блока 8 производится по адресам, выдаваемым из памяти 11. Управление коммутаторами 24, 25 осуществляется дешифратором 33 и элементами И 29, 30. Генератор 10 построен идентично с генератором 5, условия работы их совпадают, поэтому импульсы инверсии они вырабатывают по одним и тем же импульсам генераторов 3 и 9. В результате двойной инверсии соответствующие элементы исходного и конечного сообщений совпадают. По завершении полного цикла считывания в памяти 26 сформировано сообщение, идентичное сообщению в памяти 16. Цикл приема-передачи заканчивается.

Такое построение средств сопряжения абонентов позволяет обеспечить высокую криптостойкость при обмене информацией абонентами, а гибкость алгоритма позволяет достаточно часто менять шифр.

Формула изобретения

УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее блок памяти передатчика, блок памяти приемника, блок управления передачей, блок управления приемом, первый и второй генераторы тактовых импульсов, отличающееся тем, что в него введены буферная память, генератор случайных чисел, первый и второй генераторы случайных импульсов, регистр передачи, память номеров посылок, причем входы блока управления передачей и первого генератора тактовых импульсов соединены с первым входом устройства, входы блока управления приемом и второго генератора тактовых импульсов - с вторым входом устройства, выход первого генератора тактовых импульсов соединен с входами регистра передачи, генератора случайных чисел, первого генератора случайных импульсов и блока управления передачей, выходы которого соединены с входами блока памяти передатчика, генератора случайных чисел и первого генератора случайных импульсов, выход второго генератора тактовых импульсов соединен с входами буферной памяти, блока управления приемом и второго генератора случайных импульсов, выход которого соединен с входом блока управления приемом, выходы которого соединены с входами блока памяти приемника, памяти номеров посылок и буферной памяти, выходы которой соединены с входами блока памяти приемника, блока управления приемом и памяти номеров посылок, выход которой соединен с входами блока памяти приемника и блока управления приемом, выходы блока памяти передатчика и регистра передачи соединены с входами соответственно буферной памяти и памяти номеров посылок.

РИСУНКИ

Рисунок 1