Низкочастотный измеритель фазового сдвига

 

Использование: в электроизмерительной технике при измерении фазового сдвига между гармоническими колебаниями в области низких частот. Сущность изобретения: измеритель содержит формирователи 1, 2, RS-триггер 3, источник 4 опорного напряжения, ЦАП 5, 6, операционные усилители 7, 8, времязадающие резисторы 9, 10, конденсатор 11 интегратора, электронные ключи 12, 13, 14, оперативные запоминающие устройства 15, 16, генератор 17 счетных импульсов, временные селекторы 18, 19, счетчики 20, 21 импульсов, блок 22 управления, в состав которого входят JK-триггер, C-триггер, RS-триггеры, элемент И - НЕ, элемент И, дифференцирующие цепочки. 3 ил.

Изобретение относится к электрорадиоизмерительной технике и может быть использовано для измерения фазового сдвига между гармоническими колебаниями в области низких частот.

Известны различные фазометры, например, прямого преобразования мгновенного значения фазового сдвига и периодического сравнения для измерения среднего значения сдвига фаз [1].

Недостатком фазометров мгновенного значения фазового сдвига является необходимость знания или измерения частоты сигналов, а фазометров среднего значения фазового сдвига при измерении на очень низких частотах - недопустимо большое время измерения.

Известен быстродействующий цифровой фазометр [2], в котором временные интервалы τ_x и Т_х, соответствующие фазовому сдвигу ϕ_x и периоду исследуемого сигнала Т_х, заполняются счетными импульсами, а полученные коды делятся друг на друга по методу двоичных умножителей частоты или интеграторов с последовательным переносом.

Недостатком такого фазометра, значительно снижающим быстродействие в области низких частот, является большое время измерения, составляющее величину от 1 до 8 периодов исследуемого сигнала [2, 3].

Наиболее близким к заявляемому измерителю является цифровой низкочастотный фазометр мгновенного значения [4], использующий преобразование временных интервалов Δ t и Т_х, соответствующих фазовому сдвигу ϕ_x и периоду исследуемого сигнала, в постоянные напряжения с помощью интегратора за один такт интегрирования, запоминание аналоговых напряжений в блоке выборки-хранения и отыскание значения отношения напряжений посредством АЦП двойного интегрирования.

Недостатком такого фазометра является наличие дополнительной погрешности измерения на очень низких частотах за счет саморазряда емкости первого интегратора и емкости блока выборки-хранения и на высоких частотах за счет инерциальности ключа на входе первого интегратора и ограниченного быстродействия операционного усилителя, что приводит к сужению диапазона рабочих частот фазометра.

Цель изобретения - расширение диапазона рабочих частот фазометра.

Цель достигается тем, что в измерителе преобразования интервалов времени Δ t и Т_х в постоянные напряжения осуществляются заполнением их счетными импульсами с последующим получением аналоговых напряжений с помощью цифроаналогового преобразования, отношение между которыми определяется по методу двойного интегрирования.

На фиг. 1 приведена функциональная схема измерителя; на фиг. 2 - функциональная схема блока управления; на фиг. 3 - временные диаграммы, поясняющие принцип действия измерителя.

Низкочастотный измеритель фазового сдвига содержит формирующие устройства 1 и 2, RS-триггер 3, источник 4 опорного напряжения, цифроаналоговые преобразователи (ЦАП) 5 и 6, операционные усилители (ОУ) 7 и 8, времязадающие резисторы 9 и 10, конденсатор 11 интегратора, электронные ключи 12 . .. 14, оперативные запоминающие устройства (ОЗУ) 15 и 16, генератор 17 счетных импульсов, временные селекторы 18 и 19, счетчики 20 и 21 импульсов, блок 22 управления, в состав которого входят jK-триггер 23, С-триггер 24, RS-триггеры 25 и 26, элемент И-НЕ 27, элемент И 28, дифференцирующие цепочки 29 ... 31.

Первый и второй входы низкочастотного измерителя фазового сдвига через последовательно соединенные формирующие устройства 1 и 2 соединены с входами RS-триггера 3, выход первого формирующего устройства 1 соединен с первым входом блока 22 управления, выход RS-триггера 3 соединен с вторым входом блока управления. Выход источника 4 опорного напряжения соединен с точкой, объединяющей входы опорных напряжений ЦАП 5 и 6, выходы которых соединены соответственно с входами времязадающих резисторов 9 и 10. Выходы последних соединены соответственно с инвертирующими входами ОУ 7 и 8, неинвертирующие входы которых заземлены. Выход ОУ 7 соединен с пятым входом блока 22 управления и входом первого электронного ключа 12, выход которого объединяет правую обкладку конденсатора 11 интегратора, вход третьего электронного ключа 14 и инвертирующий вход ОУ 8, выход которого подключен к входу второго электронного ключа 13. Выход последнего объединяет выход третьего электронного ключа, левую обкладку конденсатора 11 интегратора и инвертирующий вход ОУ 7. Выход генератора 17 счетных импульсов соединен с входами первого и второго временных селекторов 18 и 19, выходы которых соединены соответственно со счетными входами первого и второго счетчиков 20 и 21 импульсов, причем выходная шина второго счетчика 21 является выходом измерителя, а первая соединена с входными шинами ОЗУ 15 и 16, выходные шины которых соединены соответственно с входными шинами ЦАП 5 и 6. Выход переполнения второго счетчика 21 соединен с четвертым входом блока 22 управления. Третий вход измерителя (ПУСК) объединяет третий вход блока 22 управления и входы установки (R) счетчиков 20 и 21. Первый, второй, третий, четвертый, пятый, шестой и седьмой выходы блока 22 управления соединены соответственно с управляющими входами первого временного селектора 18, ОЗУ 15, ОЗУ 16, первого, второго и третьего электронных ключей 12, 13 и 14 и второго временного селектора 19.

Низкочастотный измеритель фазового сдвига работает следующим образом.

Формирующие устройства 1 и 2 вырабатывают короткие импульсы, соответствующие переходу сигналов U₁ и U₂ через нуль, из отрицательных значений в положительные (фиг. 3, U₁, U₂, U₁*, U₂*), на выходе RS-триггера вырабатывается последовательность импульсов длительностью Δ t, соответствующей фазовому сдвигу Δ ϕ (фиг. 3, U₃).

С приходом управляющей команды ПУСК счетчики 20 и 21 устанавливаются в нулевое состояние. Триггеры 23 и 24 блока 22 управления также устанавливаются в нулевое состояние, при этом jK-триггер 23 переводится в счетный режим, так как на его j- и К-входы подается уровень логической "1" с инвертирующего выхода С-триггера 24 (фиг. 3, U₂₃, ). С приходом короткого импульса с выхода формирующего устройства 1 на первый вход блока 22 управления, т.е. на С-вход jK-триггера 23 (фиг. 3), последний переключается в единичное состояние и открывает временной селектор 18, разрешая тем самым прохождение счетных импульсов на вход счетчика 20 (фиг. 3, U₂₃, U₁₈). В момент времени t₂RS-триггер 3 переключается в нулевое состояние (фиг. 3, U₃), элемент И-НЕ 27 переключается в единичное состояние и на выходе дифференцирующей цепочки 31 вырабатывается короткий импульс (фиг. 3, U₃₁), который записывает значение счетчика 20 в ОЗУ 15, которое к моменту времени t₂составляет N₁ = f_o˙(t₂ - t₁) = f_o ˙Δ t, (1) где N₁ - значение счетчика 20 за время Δ t, соответствующее фазовому сдвигу Δ ϕ; f_o - частота генератора 17 счетных импульсов.

При повторном поступлении импульсов на С-вход jK-триггера 23 (через время Т_х, соответствующее периоду исследуемого сигнала) последний переключается в нулевое состояние (фиг. 3, U₁*, U₂₃), а триггер 24 - в единичное состояние (фиг. 3, ), на выходе дифференцирующей цепочки 30 вырабатывается короткий импульс (фиг. 3, U₃₀), записывающий значение N₂в ОЗУ 16, которое к моменту времени t₃ составляет N₂ = f_o ˙(t₃ - t₁) = f_o ˙T_x. (2) Дальнейшие изменения сигналов на С-входе jK-триггера 23 и входе элемента И-НЕ 27 не вызывают изменения состояний триггеров 23 и 24 до поступления сигнала "Пуск".

Значения N₁ и N₂ поступают на ЦАП 5 и 6, на выходах которых появляются постоянные напряжения U₁ и U₂ соответственно U₁ = K˙ N₁ ˙U_o; (3) U₂ = K ˙N₂ ˙U_o, (4) где К - коэффициент преобразования ЦАП 5 и 6; U_o - напряжение на выходе источника 4.

Короткий импульс на выходе дифференцирующей цепочки 30 переключает RS-триггеры 25 и 26 в единичное состояние (фиг. 3, U₃₀, U₂₅, U₂₆), что приводит к замыканию электронного ключа 12, открыванию временного селектора 19 и размыканию электронного ключа 14. Замыкание электронного ключа 12 приводит к тому, что конденсатор 11 оказывается включенным в цепь ООС ОУ 7, и напряжение на выходе ОУ 7 начинает изменяться по линейному закону (фиг. 3, U₇). При этом ОУ 8 находится в состоянии насыщения (фиг. 3, U₈). В момент времени t₄ счетчик 21 переполняется и на его выходе N_o появляется короткий импульс (фиг. 3, U₂₁), переключающий триггер 25 в нулевое состояние (фиг. 3, U₂₅). К этому времени напряжение на обкладках конденсатора 11 U_c= - · U₁·dt = - · U₁·(t₄-t₃) = - · U₁· , (5) где R₁ - значение времязадающего резистора 9;
С - значение емкости конденсатора 11;
N_o - емкость счетчика 21.

Переключение триггера 25 в нулевое состояние приводит к размыканию ключа 12 и замыканию ключа 13. При этом ОУ 7 играет роль компарирующего устройства, а ОУ 8 - интегрирующего, причем ОУ 7 находится в состоянии насыщения (фиг. 3, U₇). Замыкание ключа 13 приводит к тому, что напряжение на конденсаторе 11 начинает изменяться по линейному закону (фиг. 3, U₈, U_c), и в момент времени t₅ оно равно нулю, при этом на выходе ОУ 7 появляется положительный перепад напряжения (фиг. 3, U₇), который выделяется дифференцирующей цепочкой 29 (фиг. 3, U₂₉) и переключает триггер 26 в нулевое состояние. При этом размыкается ключ 13 и замыкается электронный ключ 14, тем самым поддерживаются нулевые начальные условия на интегрирующем конденсаторе до начала следующего цикла преобразования.

Напряжение на конденсаторе 11 изменяется в течение интервала времени t₅ - t₄ по закону
U_c= - ·U - - = 0
(6) или
· U₁· = · U₂· ,
(7) где N_x - число импульсов в счетчике 21 при интегрировании U₂.

Из выражения (7)
N_x= N · = N_o· = · N_o·Δϕ = N_ϕ .

Равенство (8) показывает, что значение результата измерений N _ϕпропорционально фазовому сдвигу Δ ϕ. Выбирая N_o кратным 36, а R₂ = R₁, можно получить отсчет непосредственно в градусах.

Технико-экономический эффект изобретения.

Применение цифроаналогового преобразования временных интервалов, соответствующих фазовому сдвигу и периоду исследуемого сигнала, в постоянные напряжения позволяет исключить дополнительные погрешности, возникающие вследствие инерционности интегратора в области малых времен (если время интегрирования Δ t соизмеримо с постоянной времени , где τ_у - постоянная времени усилителя интегратора; К - коэффициент усиления усилителя интегратора [5], вследствие неидеальности усилителя интегратора (дрейф, конечное значение коэффициента усиления) [6]. При этом расширяется диапазон рабочих частот фазометра в область высоких частот, так как современная ЭСЛ-логика может работать с частотами до 200 МГц (при емкости счетчиков N = 1000, t_мин = 5 мкс, что весьма затруднительно при использовании обычных ОУ [6].

Хранение информации об интервалах времени Δ t и Т осуществляется в цифровом виде в ОЗУ, а не в аналоговом, как в устройстве-прототипе. В заявляемом измерителе устраняется ошибка, вызванная хранением напряжения в устройствах выборки-хранения, где имеет место саморазряд запоминающих конденсаторов, который вызван неидеальностью последних. При этом расширяется диапазон рабочих частот фазометра в область низких частот, так как хранение цифровой информации в ОЗУ неограничено.

Изменение структуры интегратора позволяет исключить дополнительную погрешность, вносимую в устройство-прототип инвертирующим усилителем постоянного тока, нестабильностью коэффициента усиления и дрейфом выходного напряжения, что в целом ухудшает метрологические характеристики прибора. Таким образом обеспечивается новый положительный эффект.

Формула изобретения

НИЗКОЧАСТОТНЫЙ ИЗМЕРИТЕЛЬ ФАЗОВОГО СДВИГА, содержащий первое и второе формирующие устройства, RS-триггер, источник опорного напряжения, генератор счетных импульсов, временной селектор, счетчик импульсов, блок управления, причем входы формирователей являются входами измерителя, а выходы соединены соответственно с S- и R-входами RS-триггера, выход RS-триггера и выход первого формирователя соединены соответственно с вторым и первым входами блока управления, выход генератора счетных импульсов соединен с входом временного селектора, а выход последнего - с входом счетчика импульсов, выход которого соединен с четвертым входом блока управления, отличающийся тем, что в него дополнительно введены первый и второй цифроаналоговый преобразователи, первый и второй операционные усилители, первый и второй времязадающие резисторы, конденсатор интегратора, первый, второй, третий электронные ключи, первое и второе оперативные запоминающие устройства, счетчик импульсов и временной селектор, третий вход "Пуск", при этом выход источника опорного напряжения соединен с точкой, объединяющей входы опорных напряжений первого и второго цифроаналоговых преобразователей, выходы которых соединены соответственно через первый и второй времязадающие резисторы с инвертирующими входами первого и второго операционных усилителей, между этими входами включены параллельно конденсатор интегратора и третий электронный ключ, выход первого операционного усилителя соединен с входом первого электронного ключа и пятым входом блока управления, выход второго операционного усилителя соединен с входом второго электронного ключа, причем выходы первого и второго ключей соединены с инвертирующими входами соответственно второго и первого операционных усилителей, неинвертирующие входы которых заземлены, выход генератора счетных импульсов соединен с входом временного селектора, выход которого соединен со счетным входом счетчика импульсов, выходная шина последнего соединена с входными шинами первого и второго оперативных запоминающих устройств, выходные шины которых соединены соответственно с входными шинами первого и второго цифроаналоговых преобразователей, третий вход "Пуск" соединен с третьим входом блока управления и установочными входами счетчиков, первый, второй, третий, четвертый, пятый, шестой и седьмой выходы блока управления соединены соответственно с управляющими входами временного селектора, первого и второго оперативных запоминающих устройств, первого, второго и третьего электронных ключей и временного селектора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3