Интегральный логический элемент

 

Использование: в вычислительной технике и интегральной электронике, а именно при проектировании БИС и СБИС на основе арсенида галлия. Сущность изобретения: логический элемент содержит полупроводниковую полуизолирующую подложку собственного типа проводимости 1, металлическую шину питания 2 и первую металлическую шину нулевого потенциала 3, нормально открытый нагрузочный транзистор 4 с каналом 5. Затвор 6 транзистора 4 соединен с его истоком. Элемент также содержит две входные зоны с нормально закрытыми ключевыми транзисторами 7, каналами 8 и затворами 9, выходную зону с первой металлической выходной шиной 10, вторую металлическую шину нулевого потенциала, перпендикулярную первой металлической шине нулевого потенциала, транзитную зону с металлической транзитной шиной 12, вторую металлическую выходную шину 13, перпендикулярную первой металлической выходной шине. Штриховые линии условны и обозначают границы зон. 3 ил., 1 табл.

Предлагаемое изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам БИС.

Известен интегральный логический элемент на основе GaAs, построенный на полевых транзисторах с управляющим переходом Шотки ( см. например, Пономарев М. Ф. Коноплев Б.Г. Конструирование и расчет микросхем и микропроцессоров: Учеб. пособие для вузов. М. Радио и связь, 1986, рис.3.27 ). Элемент содержит полупроводниковую полуизолирующую подложку собственного типа проводимости, металлическую шину питания и металлическую шину нулевого потенциала, нагрузочный резистор, соединенный с шиной питания, две входные зоны, каждая из которых содержит нормально закрытый ключевой транзистор с каналом n-типа, с металлическим затвором, выходную зону, содержащую выходную металлическую шину, соединенную с нагрузочным резистором и стоками ключевых транзисторов, истоки которых соединены с шиной нулевого потенциала. Однако невозможность введения произвольного количества транзитных шин препятствует уменьшению занимаемой площади и повышению быстродействия устройств на основе данного элемента, а также снижению затрат на проектирование микросхем в целом.

Известен также интегральный логический элемент на основе GaAs, построенный на полевых транзисторах с управляющим переходом Шотки и диодах Шотки (см. например, Лонг С.И. Уэлч Б.М. и др. Сверхскоростные интегральные схемы на GaAs.-ТИИЭР, т.70, 1982, N1, с.44-58, рис.6. а и рис.7.е). Элемент содержит полупроводниковую полуизолирующую подложку собственного типа проводимости, металлическую шину питания, металлическую шину нулевого потенциала, металлическую шину отрицательного напряжения питания, входные диоды Шотки, диод сдвига уровня, буферный каскад, нормально открытый нагрузочный транзистор с каналом n-типа, исток которого соединен с его затвором и шиной отрицательного напряжения питания, а сток с входом буферного каскада и катодом диода сдвига уровня, анод которого соединен с катодами входных диодов Шотки, металлическую выходную шину, соединенную с выходом буферного каскада. Жесткая топологическая привязка выводов элемента и невозможность введения транзитных шин затрудняют использование этих элементов в САПР, приводят к увеличению площади кристалла, снижению быстродействия и не позволяют снизить затраты на проектирование микросхем в целом.

Наиболее близким из известных технических решений является логический элемент на основе GaAs (см. например, Арсенид галлия в микроэлектронике: Пер, с англ. /Под ред. Н.Айнспрука, У.Уиссмена. М. Мир, 1988, рис. 6.7 ). Элемент содержит полупроводниковую полуизолирующую подложку собственного типа проводимости, металлическую шину питания, металлическую шину нулевого потенциала, металлическую шину отрицательного напряжения питания, нормально открытый нагрузочный транзистор с каналом n-типа, сток которого соединен с шиной питания, а исток с его металлическим затвором, три входные зоны, каждая из которых содержит нормально открытый ключевой транзистор с каналом n-типа, с металлическим затвором, буферный каскад, выходную зону, содержащую металлическую выходную шину, соединенную с выходом буферного каскада, вход которого соединен с истоком нагрузочного транзистора и стоками ключевых транзисторов, истоки которых соединены с шиной нулевого потенциала. К недостаткам следует отнести жесткую топологическую привязку выводов элемента и невозможность введения в элемент призвольного количества транзитных шин и вследствие этого невысокие быстродействие и степень интеграции устройств на основе данного элемента, высокие затраты на проектирование микросхем в целом.

Задачей предполагаемого изобретения является уменьшение занимаемой площади и повышение быстродействия элемента и устройств на его основе, а также снижение затрат на проектирование микросхем в целом.

Для достижения необходимого результата в интегральный логический элемент, содержащий полупроводниковую полуизолирующую подложку собственного типа проводимости, металлическую шину питания, первую металлическую шину нулевого потенциала, параллельную металлической шине питания, нормально открытый нагрузочный транзистор с каналом n-типа, сток которого соединен с металлической шиной питания, а исток с его металлическим затвором, выходную зону, содержащую первую металлическую выходную шину, соединенную с истоком нормально открытого нагрузочного транзистора, три входные зоны, каждая из которых содержит нормально открытый ключевой транзистор с каналом n-типа, стоки последних соединены с первой металлической выходной шиной, а истоки с первой металлической шиной нулевого потенциала, введены вторая металлическая шина нулевого потенциала, соединенная с первой металлической шиной нулевого потенциала и перпендикулярная ей, зона транзита, содержащая металлическую транзитную шину, параллельную металлической шине питания, вторая металлическая выходная шина, соединенная с первой металлической выходной шиной и истоком нагрузочного транзистора, перпендикулярная металлической шине питания, причем каждая входная зона содержит нормально закрытый ключевой транзистор с каналом n-типа, стоки последних соединены с второй металлической выходной шиной, а истоки с второй металлической шиной нулевого потенциала, причем расположенные между шиной питания и первой шиной нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые габаритные размеры в направлении, перпендикулярном металлической шине питания, полностью совместимы между собой по границам раздела, параллельным металлической шине питания, и могут переставляться вдоль логического элемента без изменения его логической функции.

Для проведения сравнительного анализа заявляемого устройства, прототипа и аналога расположим их признаки в таблицу.

Сравнивая предлагаемое устройство с прототипом, видим, что оно содержит новые признаки, т. е. соответствует критерию новизны. Проводя сравнение с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию "существенные отличия", т.к. в аналогах не обнаружены предъявляемые новые признаки. За счет введения конструкции электрически и топологически совместимых зон получен положительный эффект, заключающийся в уменьшении занимаемой площади и повышении быстродействия элемента, а также снижении затрат на проектирование микросхем на его основе в целом.

На фиг. 1-3 приведены топология и структура предлагаемого интегрального логического элемента. Он содержит полупроводниковую полуизолирующую подложку собственного типа проводимости 1, металлическую шину питания 2 и первую металлическую шину нулевого потенциала 3, нормально открытый нагрузочный транзистор 4 с каналом 5, затвор 6 которого соединен с его истоком, две входные зоны Вх, содержащие нормально закрытые ключевые транзисторы 7 с каналами 8 и затворами 9, выходную зону Вых с первой металлической выходной шиной 10, вторую металлическую шину нулевого потенциала 11, перпендикулярную первой металлической шине нулевого потенциала, транзитную зону Транз с металлической транзитной шиной 12, вторую металлическую выходную шину 13, перпендикулярную первой металлической выходной шине. Штриховые линии условны и обозначают границы зон.

Работает устройство следующим образом. При подаче напряжения нулевого потенциала на металлические шины нулевого потенциала 3 и 11, напряжения питания на металлическую шину питания 2 и напряжения высокого уровня на любой из затворов 9 открывается соответстующий ключевой транзистор 7 с каналом 8, и на металлических выходных шинах 10 и 13 действует напряжение низкого уровня. Нагрузочный транзистор 4 с каналом 5 и затвором 6 всегда открыт независимо от входного напряжения. При действии напряжения высокого уровня на двух затворах 9 ситуация не изменится, так как ключевые транзисторы 7 соединены параллельно. Только при действии напряжения низкого уровня на двух затворах 9 одновременно ключевые транзисторы 7 закрываются, и на выходе появляется напряжение высокого уровня. Металлическая транзитная шина 12 не связана электрически с логическим элементом и подложкой 1, поэтому напряжение на ней не влияет на работу логического элемента. Таким образом, устройство представляет собой двухвходовый логический элемент ИЛИ-НЕ.

Предложенная конструкция позволяет повысить основные характеристики интегрального логического элемента по сравнению с прототипом. Введение в состав элемента транзитной ( транзитных ) шины и соответствующей зоны позволяет исключить обходные пути для межсоединений при обеспечении связей не между соседними элементами, а между элементами, стоящими через один, два и т.д. При этом достигается уменьшение площади, занимаемой элементом, ( приведенной ) на 10-30 ( в зависимости от числа введенных транзитов и числа элементов в составе БИС ).

Взаимноперпендикулярное расположение затворов и металлических шин позволяет создать одинаковые по размерам и полностью топологически и электрически совместимые между собой по границам раздела ( штриховые линии на Фиг. ) структурнотопологические входную, выходную и транзитную зоны ( примитивы ). В результате появилась возможность произвольной перестановки зон ( подстройки цоколевки выводов ) в зависимости от предъявляемых требований. Такая топологическая инвариантность выводов позволяет исключить излишние потери площади кристалла на изгибы сигнальных проводников, неизбежно возникающих при соединении типовых элементов с неперестраиваемой цоколевкой, и уменьшить их длину. В данном случае каждый последующий логический элемент при проектировании СБИС "пристыковывается" к предыдущему без зазоров под заданную предыдущим элементом цоколевку.

Кроме того, такая методология позволяет наращивать или сокращать при необходимости число входов и транзитов практически без ограничений введением или исключением дополнительных зон.

Перечисленные особенности позволяют уменьшить площадь, занимаемую блоками БИС на основе предлагаемого элемента, на 30 50 по сравнению с прототипом. Уменьшение длин связей обеспечивает повышение на 10 30 быстродействия схемы.

Предлагаемая регулярная конструкция элемента, собираемого из набора функциональных зон ( примитивов ), и методология легко адаптируются к САПР БИС, обуславливая снижение затрат на проектирование микросхем в целом. ТТТ1

Формула изобретения

Интегральный логический элемент, содержащий полупроводниковую полуизолирующую подложку собственного типа проводимости, металлическую шину питания, первую металлическую шину нулевого потенциала, параллельную металлической шине питания, нормально открытый нагрузочный транзистор с каналом n-типа, сток которого соединен с металлической шиной питания, а исток с его металлическим затвором, выходную зону, содержащую первую металлическую выходную шину, соединенную с истоком нормально открытого нагрузочного транзистора, входные зоны, каждая из которых содержит нормально открытый ключевой транзистор с каналом n-типа, стоки последних соединены с первой металлической выходной шиной, а истоки с первой металлической шиной нулевого потенциала, отличающийся тем, что в него введены вторая металлическая шина нулевого потенциала, соединенная с первой металлической шиной нулевого потенциала и перпендикулярная ей, зона транзита, содержащая металлическую транзитную шину, параллельную металлической шине питания, вторая металлическая выходная шина, соединенная с первой металлической выходной шиной и истоком нагрузочного транзистора и перпендикулярная металлической шине питания, причем каждая входная зона содержит нормально закрытый ключевой транзистор с каналом n-типа, стоки последних соединены с второй металлической выходной шиной, а истоки с второй металлической шиной нулевого потенциала, причем расположенные между шиной питания и первой шиной нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые габаритные размеры в направлении, перпендикулярном металлической шине питания, и полностью совместимы между собой но границам раздела, параллельным металлической шине питания.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5