Способ определения правильности проектирования топологии интегральных схем

 

(57) Использование: микроэлектроника, технология разработки и производства интегральных схем. Сущность изобретения: проводят аттестацию используемого комплекса оборудования посредством изготовления партии тестовых интегральных схем. Определяют процент выхода тестовых интегральных схем. Последовательно запускают в производство партию тестовых интегральных схем и партию вновь спроектированных интегральных схем. Определяют проценты выхода годных по обеим партиям. Путем сравнения полученных значений определяют правильность проектирования топологии. 3 з.п. ф-лы.

Изобретение относится к области технологии разработки и производства интегральных схем (ИС) и может быть использовано при отработке топологии и технологии вновь спроектированных ИС любой степени интеграции.

В настоящее время при запуске в производство вновь спроектированных ИС или введении в технологический цикл нового производственного участка зачастую трудно бывает определить причину низкого выхода годных ИС. Действительно, выход годных может быть низким из-за неотлаженности оборудования или основных технологических приемов (фотолитография, тpавление, напыление), неудачно спроектированной топологии ИС или случайных ошибок (ошибки обслуживающего персонала, низкокачественные подложки и т.д.). Следует отметить, что если случайные ошибки при серийном изготовлении на предприятиях с высокой культурой производства и налаженным контролем практически можно исключить, то определение истинной причины низких выходов годных ИС: топология или технология часто длится не один месяц, что препятствует обновлению ассортимента выпускаемой продукции и, в конечном счете, развитию микроэлектроники.

Принятая в настоящее время организация производства ИС представляет собой запуск партии или нескольких партий ИС с контролем готовой продукции [1] По итогам контроля выносится суждение о продолжении выпуска данной ИС или каких-либо действиях, направленных на улучшение топологии или технологии. При этом вместо объективного анализа причин низкого выхода годных ИС практически используют метод догадок и силового давления, что приводит вместо выпуска продукции к перемалыванию полупроводниковых подложек в отходы.

Настоящее изобретение, по мнению заявителя, позволит значительно сократить время определения причин низкого выхода годных ИС. Сущность изобретения может быть охарактеризована, по мнению заявителя, следующей совокупностью существенных признаков: проводят аттестацию комплекса используемого оборудования путем изготовления на нем партии ИС спроектированной заведомо безошибочно (в дальнейшем, тестовых ИС) с определением процента выхода годных ИС, при этом полученное значение процента выхода годных принимают за критерий сравнения, затем на том же комплексе оборудования проводят изготовление двух партий ИС: тестовой и вновь спроектированной, причем пластины партий запускают поочередно (тестовую - новую и т.д.), определяют процент выхода годных для тестовой ИС и вновь спроектированной ИС и сравнивают полученные значения с критерием сравнения. Если процент выхода годных тестовых ИС соизмерим с критерием сравнения, то выносят суждение об исправности комплекса и отлаженности основных технологических процессов; если же процент выхода тестовых ИС заметно отличается в любую сторону от критерия сравнения, то выносят суждение о неотлаженности комплекса используемого оборудования или основных технологических процессов. В случае соответствия критерия сравнения проценту выхода годных тестовых ИС сравнивают полученное значение процента выхода годных тестовых ИС и процент выхода годный вновь спроектированной ИС. Если эти величины соизмеримы, то выносят суждение о правильности проектирования новой ИС и рекомендуют ее для массового выпуска, если же процент выхода вновь спроектированной ИС значительно уступает проценту выхода тестовой ИС, то выносят суждение о неправильности топологии вновь спроектированной ИС. Необходимыми условиями реализации изобретения являются также использование бесшаблонной литографии и совпадение по степени интеграции и технологии тестовой ИС и вновь спроектированной ИС.

Обоснуем существенность введенных в формулу изобретения признаков. Аттестация используемого комплекса оборудования посредством изготовления партии тестовых ИС позволяет решить две задачи: определить исправность комплекса (т.к. тестовая ИС спроектирована заведомо безошибочно и имеет в условиях цехового выпуска достаточно устойчивый процент выхода) и определить ориентировочный процент выхода годных для вновь спроектированной ИС, если она также спроектирована без ошибок (т. к. одинаковая степень интеграции и схожесть технологии должны обеспечить в случае исправности комплекса используемого оборудования и отсутствии ошибок в топологии подобный процент выхода годных). Переменный запуск тестовых и вновь спроектированных ИС при условии бесшаблонной литографии и схожести технологии и степени интеграции позволит избежать случайных ошибок, связанных со сбоями оборудования, и систематических ошибок, связанных с отклонениями технологического процесса. Сравнение полученных значений процентов выхода годных тестовой и вновь спроектированной ИС с критерием сравнения, полученным при аттестации комплекса, позволяет сделать обоснованные выводы об исправности комплекса и правильности проектирования топологии ИС.

Поскольку заявителю неизвестно существование способа определения правильности проектирования топологии ИС, который мог бы быть охарактеризован совокупностью существенных признаков, введенной заявителем в формулу изобретения, то заявитель считает, что изобретение соответствует критерию охраноспособности "новизна".

Поскольку заявителю неизвестно использование признаков введенных им в отличительную часть формулы изобретения для достижения тождественного эффекта в аналогичных технических решениях, то заявитель считает, что изобретение соответствует критерию охраноспособности "изобретательский уровень".

Заявитель считает, что в первоначальных материалах заявки им раскрыта сущность изобретения с полнотой, позволяющей потенциальному пользователю воспроизвести данное решение с получением тождественного технического эффекта; кроме того, для реализации изобретения не требуется какого-либо специально разработанного оборудования, следовательно, по мнению заявителя, изобретение соответствует критерию охраноспособности "промышленная применимость".

Способ был реализован с использованием комплекса оборудования, включающее стандартные линии "Лада-1" и "Лада-125", фотоповторитель ЭМ-549, стандартных установок нанесения слоев и травления.

В качестве тестовой ИС была использована полузаказная ИС ПЗУ 16К. При изготовлении тестовой ИС (партия 8 пластин) с целью аттестации комплекса было получено 9,7% исправных ИС. При проверке правильности проектирования заказной ИС 16К, выполненной по КМОП технологии, была сформирована партия из 10 заведомо качественных кремниевых пластин. На пяти пластинах изготавливали тестовую ИС, на пяти вновь спроектированную, причем пластины запускали поочередно: тестовую и вновь спроектированную. (Смена ИС обеспечивалась использованием бесшаблонной литографии). Процент выхода тестовой ИС составил 11,1% процент выхода вновь спроектированной ИС 9,2% Соответствие процентов выхода тестовых ИС (9,7 и 11,1) свидетельствует об исправности оборудования, а соответствие процентов выхода тестовой и вновь спроектированной ИС (11,1 и 9,2) свидетельствует о правильности топологии вновь спроектированной ИС.

При проверке правильности проектирования заказной ИС 16К, выполненной по биполярной технологии, тестовая ИС 16К, выполненная по той же биполярной технологии, в процессе аттестации имела выход 8,6% При последовательном запуске партии из 8 заведомо качественных кремниевых пластин, разбитых на подпартии по четыре пластины, были получены следующие значения процента выхода годных: для тестовой ИС 0,74% для вновь спроектированной 0,51% Значительное расхождение в процентах выхода тестовых ИС позволило сделать уверенный вывод о неисправности комплекса оборудования. Анализ партии тестовых пластин показал на неисправность установки "Плазма-Радикал". После ремонта этой установки процесс аттестации был повторен (процент выхода 8,9%). Затем был повторен и запуск тестовой и вновь спроектированной ИС (8,7 и 1,4%). Анализ полученных данных позволил сделать вывод об исправности комплекса оборудования и неправильности проектирования топологии.

Таким образом, использование изобретения позволило в короткий срок определить правильность топологии ИС.

Формула изобретения

1 1. Способ определения правильности проектирования топологии интегральных схем, включающий изготовление партии вновь спроектированной интегральной схемы и определение ее процента выхода годных, отличающийся тем, что предварительно проводят аттестацию используемого комплекса оборудования путем изготовления на нем партии интегральной схемы, выбранной за эталон сравнения, такой же степени интеграции, как и вновь спроектированная интегральная схема, с определением процента выхода годных в этой партии, принимаемого за критерий сравнения, а изготовление партии вновь спроектированной интегральной схемы проводят поледовательно с изготовлением дополнительной партии интегральной схемы, выбранной за эталон сравнения, с последующим определением процентов выхода годных по обеим партиям, причем пластины в обеих партиях запускают в обработку поочередно, при изготовлении интегральных схем используют только бесшаблонную литографию в совокупности с другими известными приемами обработки пластин, а для определения правильности проектирования сравнивают значения процентов выхода годных с критерием сравнения.2 2. Способ по п. 1, отличающийся тем, что если процент выхода годных дополнительной партии, выбранной за эталон сравнения, меньше критерия сравнения судят о неисправности комплекса оборудования.2 3. Способ по п. 1, отличающийся тем, что при соответствии процента выхода годных дополнительной партии, выбранной за эталон сравнения, с критерием сравнения судят об исправности используемого комплекса оборудования.2 4. Способ по п. 1, отличающийся тем, что при соответствии процента выхода годных дополнительной партии, выбранной за эталон сравнения, и процента выхода годных вновь спроектированной партии с критерием сравнения судят о правильности проектирования топологии интегральной схемы.



 

Похожие патенты:

Изобретение относится к электронной технике и может быть использовано для определения неоднородности пленок

Изобретение относится к электронной технике и может быть использовано для контроля качества проводящих пленок

Изобретение относится к микроэлектронике, в частности к конструкциям бескорпусных интегральных схем
Изобретение относится к области полупроводникового материаловедения и представляет собой способ ИК-спектроскопии приповерхностного слоя полупроводников

Изобретение относится к области измерения параметров полупроводниковых материалов

Изобретение относится к области контроля толщины кремниевых слоев n-типа проводимости на изолирующих подложках

Изобретение относится к полупроводниковой измерительной технике и может быть использовано для неразрушающего контроля однородности уровня легирования полупроводниковых эпитаксиальных, ионно-имплантированных и диффузионных слоев на изолирующей подложке

Изобретение относится к технике контроля параметров полупроводников и предназначено для локального контроля параметров глубоких центров (уровней)

Изобретение относится к области измерительной техники, в частности к области измерения геометрических размеров плоских изделий, и может быть использовано при измерении толщины плоских изделий из диэлектриков, полупроводников и металлов, в том числе полупроводниковых пластин, пластических пленок, листов и пластин

Изобретение относится к полупроводниковой технике и направлено на повышение точности измерения параметров эпитаксиальных слоев на изотипных проводящих подложках и применение стандартных образцов, изготовленных по технологии, обеспечивающей существенно более высокий процент выхода годных и более высокую механическую прочность

Изобретение относится к полупроводниковой технике и может быть использовано для выявления и анализа структурных дефектов (ростовых и технологических микродефектов, частиц второй фазы, дислокаций, дефектов упаковки и др.) в кристаллах кремния на различных этапах изготовления дискретных приборов и интегральных схем

Изобретение относится к области силовой полупроводниковой техники и может быть использовано при изготовлении тиристоров и диодов
Изобретение относится к неразрушающим способам контроля степени однородности строения слоев пористого кремния

Изобретение относится к области измерительной техники, в частности к области измерения электрофизических параметров материалов, и может быть использовано для контроля качества полупроводниковых материалов, в частности полупроводниковых пластин
Наверх