Устройство для моделирования нейроподобной сети

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки, анализа и распознавания образов, в параллельных нейрокомпьютерах, в системах управления интеллектуальными роботами. Цель изобретения - повышение точности моделирования действия нейроподобной сети путем минимизации вероятности ошибок, ускорения процесса счета и самообучения сети. Поставленная цель достигается тем, что при генерации сигнала команды формируют сигнал доверия, используя суммы преобразованных координат поступившего входного сигнала, перед суммированием каждую координату входного сигнала сравнивают с ее порогом исходного решения. Устройство содержит распределитель импульсов, элементы И, детектор исходных решений, состоящий из вычислителей оценок математического ожидания, дисперсии и порога, двух элементов И, ключей и компараторов, блок формирования команд, состоящий из трех элементов И, двух групп ключей, двух групп вычислителей оценок условных вероятностей, вычислителя оптимального множества и порога, двух компараторов, сумматора по модулю два, двух сумматоров и инвертора. 5 ил.

Изобретение относится к вычислительной технике и может быть использовано для создания элементов нейроподобных сетей в устройствах распознавания образов, в системах управления интеллектуальными роботами, в параллельных нейрокомпьютерах, в низкоскоростных и высокоскоростных модемах передачи дискретных сигналов связи, а также в специализированных банковских и биржевых аппаратно-программных вычислительных комплексах.

Известны нейроподобные сети, содержащие процессорные элементы с бинарными входами, жесткой пороговой функцией. Настройка весовых коэффициентов межсоединений производится по правилам Хеббиана.

Оптимальное решение после суммирования входных сигналов и сравнения с порогом требует многократной пробы с различными значениями синаптических весов, длительного обучения. Известен способ моделирования нейроподобной сети "с обратным прогоном", основанный на вычислении отклонений значений сигналов на входных процессорных элементах от эталонных в обратном "прогоне" этих отклонений до породивших их элементов, с целью коррекции ошибки и распознавания "зашумленного" образа [1] Однако, большой массив нейроподобных элементов, задействованных в приеме большого количества входных сигналов, затрудняет и удлиняет время получения оптимального решения и достоверного выходного сигнала системы в связи с вероятностью ошибок в результате помех и шумов.

Проблему оптимального решения при обработке входных сигналов может решить их предварительная классификация и селекция. Наиболее близким техническим решением, принятым за прототип, является способ моделирования целенаправленной деятельности нейрона и устройство для его осуществления [2] Известный способ включает прием и преобразование многомерных входных сигналов, суммирование их координат, модификацию порога сигнала на основании использования оценок событий в связи с поступившим входным сигналом, запоминание фактов генерации сигнала команды и получение сигналов теста и генерацию сигнала команды при превышении суммы координат величины порога. При реализации способа, основанного на приеме сигналов, суммировании их координат и генерации команды по достижению порога, модифицируют сумму координат входного сигнала на основе использования прошлого опыта и команду генерируют, если модифицированная сумма координат превзошла модифицированный порог. Причем имеются четыре варианта определения прогноза для модификации порога и пять вариантов для модификации суммы координат. Однако, реализация известного способа связана с большим объемом памяти, задействованным в сети, так как информационная емкость запоминающих блоков возрастает в геометрической прогрессии при увеличении числа координат входного сигнала. Кроме этого, время счета увеличивается, так как по сигналу блока управления считывается содержимое ячеек памяти запоминающих блоков.

Известны нейроподобные сети из элементов с бинарными входами, используемые для моделирования нейрона [3] Каждый элемент сети содержит преобразователи входных многомерных сигналов, соединенные с умножителями синаптических весов, выходы которых соединены с сумматором координат сигналов, выход сумматора соединен с компаратором порога. Однако, известное устройство требует сложной процедуры подбора синаптических весов на этапе обучения нейроподобной сети. Кроме этого, сами процедуры значительно изменяются в зависимости от архитектуры сети (с прямыми, с многослойными, с симметричными связями). Кроме этого, вычисление произведений элементов входного вектора на их синаптические веса требует значительного времени.

Ускорение процесса счета можно достичь в структурах, обеспечивающих автоматическое самообучение системы, путем обратного регулирования порога генерации сигнала команды, в зависимости от прогноза информационного значения ближайших следствий входного сигнала.

Наиболее близким техническим решением, принятым за прототип, является устройство для моделирования целенаправленной деятельности нейрона, содержащее двоичные счетчики, запоминающие блоки, мультиплексоры, сумматоры, вычитатели, блоки определения вероятности и критерия достоверности, коммутации и управления [2] Устройство содержит два информационных входа, первый из которых предназначен для приема многомерных входных сигналов, а второй для приема сигнала теста, один выход Y выход сигнала команды, входной двоичный счетчик, группу запоминающих блоков, два мультиплексора, блок элементов И, два триггера, сумматоры, два вычитателя, блоки определения вероятностей, блок критерия достоверности, два регистра, блок коммутации, блок управления и дешифратор. Известное устройство позволяет расширить функциональные возможности за счет увеличения объема запоминающих устройств, при этом упрощаются связи между нейроподобными элементами в сети. Модификация порога сигнала осуществляется за счет использования оценок событий в связи с поступившим входным сигналом, запоминания фактов генерации сигнала команды и получения сигнала теста. Модификация суммы координат входного сигнала осуществляется за счет использования прошлого опыта, и команду генерируют, если модифицированная сумма координат превзошла модифицированный порог. Однако, в известном устройстве задействован большой объем элементов памяти, увеличивающийся в геометрической прогрессии при увеличении размерности входного сигнала, увеличивается время счета, так как оно расходуется на считывание адресов группы запоминающих блоков, на расчет значения критерия в блоке достоверности.

Единая задача, на решение которой направлена единая группа изобретений, заключается в повышении точности моделирования действия нейроподобной сети путем минимизации вероятности ошибок, ускорении процесса счета и самообучения сети, в расширении сферы использования сети. Указанная единая техническая задача решена тем, что в способе моделирования нейроподобной сети, включающем прием многомерных входных сигналов, преобразование координат поступившего входного сигнала по оценкам их математических ожиданий, дисперсий и условных вероятностей исходных решений, нахождение суммы преобразованных координат поступившего входного сигнала, сравнение с порогом, определяемым по значениям оценок условных вероятностей исходных решений всех координат входного сигнала и заданным коэффициентом отношения ошибок первого и второго рода, и генерацию сигнала команды при превышении суммы преобразованных координат входного сигнала величины порога, причем, с целью расширения функциональных возможностей при моделировании нейроподобной сети и снижения вероятности ошибок при генерации сигнала команды формируют сигнал доверия, используя суммы преобразованных координат поступившего входного сигнала, перед суммированием каждую координату входного сигнала сравнивают с ее порогом исходного решения, определяемым по формуле: где D(X_i/1) и M(X_i/1) дисперсия и математическое ожидание i-ой координаты входного сигнала при наличии тестового сигнала; D(X_i/0) и M(X_i/0) дисперсия и математическое ожидание i-ой координаты входного сигнала при отсутствии тестового сигнала, и, если эта координата входного сигнала оказывается больше ее порога исходного решения, то соответствующий ей элемент оптимального множества суммируют, а ее исходному решению присваивают единичное значение, в противном случае сумма не изменяется, а ее исходному решению присваивают нулевое значение, причем элементы оптимального множества определяют по оценкам условных вероятностей исходных решений с использованием функционала (Z) минимизации границ ошибок по уравнению: где K коэффициент соотношения ошибок первого и второго рода сигнала команды; m случайная величина суммы элементов оптимального множества соответствующих координатам входного сигнала с единичными значениями исходных решений, которую сравнивают с порогом C, так же определяемого по оценкам условных вероятностей исходных решений по формуле:

причем все оценки математических ожиданий, дисперсий и условных вероятностей исходных решений определяются по значениям координат предшествующих входных сигналов с учетом условия наличия или отсутствия тестового сигнала. Указанная единая техническая задача решена также тем, что устройство для моделирования нейроподобной сети, содержащее ключи, сумматоры, компараторы, распределитель импульсов, вычислители, включает детектор исходных решений, содержащий ключи входных сигналов, соединенные с вычислителями дисперсии, математического ожидания и порогов исходных решений на каждый вход, и блок формирования команд, включающий блок входных ключей и сумматоры, соединенные с компараторами оптимального решения с выходами компараторов детектора исходных решений, при этом блок входных ключей соединен с вычислителями условных вероятностей, соединенных с двумя вычислителями оптимальных множеств и порогов. Заявленная группа изобретений соответствует требованию единства изобретения, поскольку предложенное устройство предназначено для использования способа моделирования нейроподобной сети, и оба объекта направлены на решение одной и той же задачи, с получением единого технического результата. Технический результат, полученный при реализации предложенных способа и устройства, заключается в следующем:
нейроподобная сеть включает минимально необходимое количество нейроподобных элементов для решения поставленной задачи;
устройство при работе обеспечивает автоматизированный процесс самообучения системы без привлечения дополнительных программ и устройств, что расширяет сферу использования нейроподобных сетей;
увеличивается быстродействие нейроподобной сети в связи с уменьшением элементов в сети, увеличением их быстродействия и сокращением числа связей между ними;
предложение может быть использовано в банковских операциях: прогнозирование риска займов; в промышленности: анализ геологической информации, неисправности оборудования, управление процессами, обработка высокоскоростных и низкоскоростных сигналов, обработка радарных сигналов. Примеры реализации способа подтверждают соответствие предложенного технического решения критерию изобретения "промышленная применимость".

Проведенный авторами поиск по патентным и научно-техническим источникам не выявил аналогов для способа и устройства заявленной группы, характеризуемой признаками, идентичными по своим свойствам и полученному результату в своей совокупности существенным признакам известных технических решений в данной области хозяйства, что позволяет считать предложение заявителя соответствующим критерию изобретения "изобретательский уровень".

При сравнении предложения заявителя с прототипом выявило, что предложенное устройство отличается новой операцией индивидуальной обработки входных сигналов перед суммированием, с использованием новой математической зависимости и критерия минимизации верхней границы ошибок, и что оно содержит детектор исходных решений, включающий вычислитель дисперсий для входных сигналов и вычислитель порогов для каждого исходного решения. Устройство отличается также тем, что оно содержит блок формирования команд, включающий вычислители условных вероятностей, оптимальных множеств и порогов, соединенных ключами с сумматором и детектором исходных решений, что позволяет считать предложение заявителя соответствующим критерию изобретения "новизна".

Суть изобретения заключается в том, что при обработке входных сигналов производится замена множества значений реальных сигналов на оптимальное множество цифровых величин, оптимальное по условию соответствия множества своим плотностям распределения условных вероятностей.

Для выполнения этого условия и для формирования порога оптимального решения используется новый критерий минимизации связанных верхних границ ошибок первого и второго рода. Для реализации способа вводится индивидуальная обработка входных сигналов до их суммирования. Перед суммированием каждая координата преобразованного входного сигнала сравнивается со своим порогом индивидуального решения C_i. Если X_i>C_i, то I_i принимает значение 1, если X_i≅C_i, то I_i=0. Пороги индивидуальных решений входного сигнала рассчитывают по формуле:

Оценки условных дисперсий и математических ожиданий, используемые в формуле, определяются при получении тестового сигнала. Тестовый сигнал в количестве от 1 до m приходит на входы устройства в виде двоичной последовательности "0" и "1", при этом "1" соответствует наличию образа во входном сигнале, а "0" его отсутствию. Если тестовый сигнал, m-й по счету, равен 1, то соответствующая ему очередная реализация входного сигнала X^m_i используется для пересчета значений оценок математического ожидания и дисперсии по формулам:


где Q(m) поправка временного ряда.

Параметр Q определяет скорость обновления оценок условных математических ожиданий и дисперсий при их определении по тестовому сигналу. При условии, что m-й тестовый сигнал равен 0, очередная реализация входного сигнала X^m_i используется для пересчета оценок условных математических ожиданий и дисперсий по аналогичным формулам


Диапазон допустимых значений оценок математических ожиданий и дисперсий определяется точностью вычислительных устройств. После получения n исходных решений I₁-I_n, соответствующих полученному n-мерному входному сигналу, в устройстве вычисляются две суммы случайных величин

которые сравниваются со своими значениями порогов. В результате обработки исходных решений определяются два решения b₁ и b₀ по правилам

μ случайная величина суммы элементов оптимального множества, зависимая от исходных решений входного сигнала.

Например, если значения исходных решений входного сигнала I_l....δ равны 1, а I_δ.n равны 0, то суммируются только первые пять элементов, то есть

Решение r является сигналом команды (фиг.3). Решение d является сигналом доверия решению r. В случае совпадения значений сигналов b₁ и b₀ (оба равны "0" или "1") сигнал команды r, совпадающий по значению с сигналом b₁, подтверждается единичным значением сигнала доверия d. При несовпадении сигналов b₁ и b₀ сигнал доверия d своим нулевым значением запирает сигнал команды r устройства в нейроподобной сети (фиг.4).

Определение значений элементов оптимального множества a₁(K₁), a₂(K₁). a_n(K₁) производится в результате решения системы уравнений:

где

Эта система уравнений решается методом простых итераций. Оценки условных вероятностей исходных решений, используемые в системе уравнений, определяются при получении тестового сигнала. Если тестовый сигнал, m-й по счету, равен 1, то соответствующее ему очередное значение исходного решения I_i(m) используется для пересчета значения оценки условной вероятности P(I_i/1) i-ой координаты входного сигнала

при условии, что m-й тестовый сигнал равен 0, очередное значение исходного решения I(m) используется для пересчета значения оценки условной вероятности P(I_i/0) i-ой координаты входного сигнала

Диапазон допустимых значений оценок условных вероятностей исходных решений определяется точностью вычислительного устройства. Затем определяется порог полученного оптимального множества для заданного значения соотношения ошибок первого и второго рода K по формуле

Элементы оптимального множества a₁(K₀), a₂(K₀), a_n(K_n) вычисляются таким же способом. При этом коэффициенты соотношения ошибок 1 и 2 рода берут K₁=K и K₀=1/K.

Выражения (8) и (11) определяют первый режим работы вычислителей элементов оптимального множества и порога блока формирования команд. Он основан на математической операции определения минимума n-мерной функции и позволяет управлять соотношением ошибок первого и второго рода.

Второй режим работы вычислителей элементов оптимального множества и порога предназначен для обеспечения максимальной достоверности сигнала команды на выходе блока формирования команд, которая обеспечивается при бесконечном увеличении коэффициента соотношения ошибок первого и второго рода (K__→ ∞).. Это условие определяет работу обоих вычислителей элементов оптимального множества и порога блока формирования команд во втором режиме. Выражения (12) и (13)


Второй режим работы вычислителей оптимального множества и порога не содержит математической операции определения минимума n-мерной функции.

Третий режим работы вычислителей оптимального множества и порога определяется системой уравнений (14). Он так же, как и второй режим, не содержит математической операции определения минимума n-мерной функции и не позволяет управлять соотношением ошибок первого и второго рода сигнала команды.

Все три режима вычислителей оптимального множества и порога не требуют существенных схемных изменений, так как производят одинаковые математические операции с оценками условных вероятностей исходных решений.

Существо изобретения заключается также в том, что в устройстве для осуществления предложенного способа сформированы детектор исходных решений и блок формирования команд. В детекторе исходных решений производится замена поступающих на входы информационных сигналов на двузначные значения 1 или 0 в результате их сравнения со значениями индивидуальных порогов, вычисленными по формуле (16). Сигналы индивидуальных решений в блоке формирования команд, поступая на блоки ключей 38₁-38_n и 42₁-42_n (фиг.3), управляют поступлением сигналов значений элементов оптимальных множеств в сумматоры. Значения элементов оптимального множества (a_i) определяются по формулам (8). Данные значения после суммирования сравниваются с порогами оптимальных решений. При этих операциях происходит процесс обучения сети, включающий индивидуальную настройку устройства после прихода каждого тестового сигнала. Тестовый сигнал управляет работой вычислителей дисперсии, математического ожидания и условных вероятностей. Вычислители, в конечном счете, определяют элементы оптимальных множеств и порог оптимального решения. По сравнению с известными техническими решениями предложенное устройство исключает этап коррекции после обучения нейросети, что позволяет использовать результаты работы нейроподобной сети и на этапе обучения. Благодаря этому расширяется сфера использования устройства.

Коэффициенты соотношения ошибок первого и второго рода нейроподобных элементов позволяют управлять распространением входных сигналов по нейросети. В свою очередь значение функционала Z, получаемое в вычислителе оптимального множества блока формирования команд, выявляет нейроподобные элементы сети с недостоверными сигналами команд на выходе. Эти свойства обеспечивают формирование нейроподобной сети с минимальным для решаемой задачи количеством нейроподобных элементов, а также позволяют автоматизировать процесс самообучения нейросети.

По сравнению с известными техническими решениями в предложенном устройстве отсутствует перемножение координат входного сигнала на синаптический вес, что увеличивает быстродействие нейроподобной сети (3).

На фиг. 1 приведена структурно-функциональная схема устройства для моделирования нейроподобной сети; на фиг.2 функциональная схема детектора исходных решений; на фиг.3 функциональная схема блока формирования команд; на фиг. 4 структурная схема однолинейной нейроподобной сети; на фиг.5 - структурная схема пирамидальной нейроподобной сети.

Устройство моделирования нейроподобной сети (фиг.1) содержит два управляющих элемента И. Элемент 1 с входами 2₁.2_e и выходом 3. Управляющий элемент 4 с входами 5₁.5_e и выходом 6. Линия тестовых сигналов соединяют входы 7 с детектором исходных решений 8 и с блоком формирования команд 9, который имеет выход 10 для сигнала команды и выходы 11₁ и 11₂ для сигналов доверия. Распределитель импульсов 12 своими выходами 13-16 соединен с управляющими элементами 1 и 4, с детектором исходных решений и блоком формирования команд 9 и имеет вход 17 для сигнала тактовой частоты.

Информационные входы X₁, X₂,X_n детектора исходных решений 8 соединены с блоком ключей 18₁.18_n (фиг.2) Управляющие элементы 19 и 20 своими входами соединены с линией сигналов управления работой вычислителей 3 и линией тестовых сигналов 7, а выходами соединены с вычислителями оценок математических ожиданий и дисперсий 21₁,21_n и 24₁,24_n. Выходы 22₁,22_n, 23₁,23_n, 25₁,25_n, 26₁,26_n вычислителей соединены с входами вычислителей порогов исходных решений 27₁,27_n, которые подключены к вторым входам блока компараторов 28₁, 28_n. Выходы компараторов I₁,I_n соединены с блоком формирования команд 9, включающим элементы управления 29 и 30 (фиг.3). Входы этих элементов соединены с линией сигналов управления работой вычислителей 3 и линией тестовых сигналов 7. Выход элемента 29 соединен с входами вычислителей 31₁,31_n оценок условных вероятностей, а выход элемента 30 соединен с входами вычислителей оценок условных вероятностей 33₁,33_n. Выходы вычислителей оценок условных вероятностей 32₁,32_n и 34₁,34_n соединены с входами вычислителей оптимального множества и порога 35 и 39. Вычислитель 35 своими выходами 36 и 37₁,37_n соответственно соединен с компаратором 44₁ и через блок ключей 38₁,38_n с сумматором 43₁.

Вычислитель порога 39 своими выходами 40₁,40_n через блок ключей 42₁,42_n соединен с сумматором 43₂, а выходом 41 соединен с компаратором 44₂. Сумматоры 43₁ и 43₂ через компараторы 44₁ и 44₂ соединены с элементами управления 45 и 46. Элемент 46 соединен с инвертором 47. Элемент 46 является сумматором по модулю 2. Входы вычислителя 31₁,31_n и 33₁,33_n соединены с линиями сигналов коэффициентов обновления статистических оценок Q и сигналов исходных значений статистических оценок S. Элемент 45 имеет выход 10 сигналов команд, сумматор 46 и инвертор 47 имеют выходы 11₁ и 11₂ сигналов доверия и d.

На фиг. 4 приведен пример построения однолинейной нейроподобной сети, составленной из трех устройств для моделирования нейроподобных сетей: 48₁, 48₂, 48₃ и одного логического элемента ИЛИ 49. Информационные входы X₁,X_n устройств 48 объединены. Устройства имеют входы, соединенные с линиями сигналов индивидуальных значений коэффициентов отношения ошибок первого и второго рода K₁, K₂, K₃, а также сигналов коэффициентов обновления статистических оценок q₁, q₂, q₃, сигналов тактовой частоты 17, сигналов теста 7, сигналов установки исходных значений статистических оценок S и сигналов управления обучением 2₁. Выходы сигналов команды r₁, r₂, r₃ устройств 48₁, 48₂, 48₃ соединены с логическим элементом ИЛИ 49 для формирования выходного сигнала сети 50. В устройствах 48₁ и 48₂ соответственно выходы d₁ и d₂ соединены с входами управления решением 5₃₁ и 5₃₂. Выход устройства 48₁ соединен со входами управления обучением 2₂₂ и 2₂₃, а также со входами управления решениями 5₂₂ и 5₂₃ устройств 48₂ и 48₃. Выход сигнала доверия соединен с входом управления решением 5₃₃ и с входом управления обучением 2₃₃ устройства 48₃. Последнее имеет выходы сигналов доверия d₃ и .

На фиг. 5 приведена функциональная схема пирамидальной нейроподобной сети, которая состоит из трех нейроподобных элементов устройств для моделирования нейроподобной сети: 51₁, 51₂, 51₃ и одного элемента ИЛИ 52. Информационные входы: X₁,X_n всех трех устройств объединены. Объединены также входы K₂, K₃ и Q₂, Q₃ устройств 51₂ и 51₃. Входы устройств соединены с линиями сигнала тактовой частоты 17, тестового сигнала 7, сигнала управления обучением 2₁ и сигнала исходных значений статистических оценок S. Выходы сигналов команд r₂ и r₃ соединены с логическим элементом ИЛИ 52 для формирования выходного сигнала на линии 53. Выходы сигналов доверия d₁ и устройства 51₁ соединены с входами сигналов управления обучением 2₂₂ и 2₂₃ и сигналов управления решением 5₂₂ и 5₂₃ устройств 51₂ и 51₃ соответственно.

Устройство работает следующим образом. Перед началом обучения по входу S устройства в вычислителях оценок математического ожидания и дисперсии 21₁, 21_n и 24₁,24_n устанавливаются минимально допустимые значения математических ожиданий и дисперсий, в вычислителях условных вероятностей исходных решений 31₁-31_n и 33₁-33_n значения P(I₁/0)-P(I_n/0) и P(I₁/1)-P(I_n/1) устанавливаются близкими к величине 0,5. Допустимый диапазон статистических оценок устройства определяется точностью работы вычислителей устройства. На входы X₁,X₂, X_n поступают числовые значения информационного сигнала, которые затем поступают на блок ключей 18₁,18_n. Информационный сигнал через блок ключей 18, управляемый по выходу 15 распределителя импульсов 12, поступает на входы блока компараторов 28₁,28_n и вычислителей математических ожиданий и дисперсий 21₁,21_n и 24₁,24_n. Этими вычислителями управляют логические элементы 19 и 20. Если тестовый сигнал на входе равен "1" и с выхода разрешающего обучение элемента 1 поступает на вход 3 детектора исходных решений сигнал "1", то числовые значения информационного сигнала используются для пересчета оценок вычислителями математического ожидания и дисперсии 21₁,21_n. Если тестовый сигнал равен "0", то значения информационного сигнала поступают в вычислители 24₁,24_n. Полученные в соответствии в выражениями (2-5) оценки математических ожиданий и дисперсий вычислителей 21₁,21_n и 24₁,24_n поступают на вычислители порогов индивидуальных решений, где они определяются в соответствии с выражением (1б). Полученные значения индивидуальных порогов с выходов вычислителей 27₁,27_n поступают на вторые входы компараторов 28₁,28_n. Информационные сигналы I₁,I_n поступают на блок формирования команд 9. Сигналы управления обучением по входам 2₁,2_e подаются через элемент 1 на входы детектора исходных решений и блока формирования команд. Сигналы управления решением 5₁,5_e подаются через элемент 4 на вход блока формирования команд 9. На входы детектора 8 и блока 9 подаются сигналы: тестовый сигнал обучения 7, сигнал коэффициента обновления статистических оценок q, сигнал исходных значений статистических оценок S и через распределитель импульсов 12 сигнал тактовой частоты 17. На вход блока формирования команд 9 подается сигнал значения коэффициента соотношения ошибок первого и второго рода K.

Значения исходных решений I₁,I_n поступают в блок формирования команд на блок ключей 38₁,38_n и 42₁,42_n (фиг.3). Если тестовый сигнал равен "1", то исходные решения I₁,I_n поступают на вычислители оценок условных вероятностей 31₁,31_n, в которых осуществляется пересчет в соответствии с выражением (9). Если тестовый сигнал равен "0", то исходные решения I₁,I_n поступают на вычислители оценок условных вероятностей 33₁,33_n. Одновременно по управляющему сигналу входа 3 вычислители оптимальных множеств и порога 35 и 39 производят вычисления значений элементов оптимальных множеств и порога по оценкам условных вероятностей исходных решений, полученных с вычислителей 31₁,31_n и 33₁,33_n в соответствии с выражением (8) и (11). Числовые значения элементов оптимального множества с выходов 37₁,37_n вычислителя 35 подаются на входы блока ключей 38₁,38_n. Значения элементов оптимального множества, полученного вычислителем 39, с выходов 40₁,40_n поступают на проключаемые входы блока ключей 42₁,42_n.

Таким образом, исходные решения I₁,I_n, поступая на блоки ключей 38 и 42, обеспечивают выбор элементов оптимального множества, подаваемого на сумматоры 43₁ и 43₂, которые производят сложение поступивших значений после прихода сигнала тактовой частоты от распределителя импульсов 12. С выхода сумматора 43₁ на компаратор 44₁ поступает случайная величина суммы элементов оптимального множества μ_l а на второй его вход поступает значение оптимального порога, полученное вычислителем 35 на выходе 36. С выхода сумматора 43₂ случайная величина μ_Q поступает на вход компаратора 44₂, а на второй его вход поступает значение оптимального порога, полученное вычислителем 39 на выходе 41. Сигнал команды r на выходе блока формирования команд определяется решением компаратора 44₁ и значением сигнала на выходе 6 логического элемента управления решением 4, поступающего по входу 6.

Сигнал доверия решению d формируется по решениям компараторов 44₁ и 44₂, поступивших на сумматор по модулю два 46, преобразованный инвертором 47. На входы логического элемента 1 подаются сигналы управления обучением устройства 2₁,2_e и выход 13 распределителя импульсов 12. Входы 5₁,5_e логического элемента 4 используются для управления сигналом команды, формируемым в блоке 9. На вход элемента 4 поступает сигнал 14 распределителя импульсов 12.

При работе однолинейной нейроподобной сети (фиг.4) по входам K₁, K₂, K₃ и d₁, d₂, d₃ на каждое устройство 48 в отдельности подаются индивидуальные значения коэффициентов отношения ошибок первого и второго рода и коэффициентов обновления статистических оценок. Числовые значения информационного сигнала поступают на входы X₁,X_n сети и используются в каждом устройстве 48 для получения сигнала доверия d. Сигналы доверия d₁, d₂, d₃ формируют общее решение нейроподобной сети на выходе 50 и управляют обучением устройств формирования. Например, в устройстве 48₁ сигнал доверия принял значение "0", тогда обучение и сигналы команд устройств 48₂ и 48₃ будут запрещены. Сигнал на выходе 50 сети будет совпадать с сигналом команды r₁ устройства 48₁. Таким образом, на выходе 50 решение нейроподобной сети формируется из сигналов команд r₁, r₂ и r₃, достоверность которых зависит от значений коэффициентов соотношения ошибок первого и второго рода K₁, K₂, K₃.

При работе пирамидальной нейроподобной сети (фиг.5) на каждое устройство 51₁, 51₂, 51₃ подаются значения коэффициентов соотношения ошибок первого и второго рода K₁, K₂ и коэффициентов обновления статистических оценок q₁, q₂. На все три устройства подаются сигнал тактовой частоты 17, тестовый сигнал 7, сигнал управления обучением 2₁. Сигналы команды r₂ и r₃ поступают на логический элемент ИЛИ 52, который формирует сигнал выхода нейроподобной сети. Устройство 51₁ своими сигналами доверия d₁ и d₂ через входы управления обучением 2₂₂, 2₂₃ и управления решением 5₂₂, 5₂₃, устройств 51₂ и 51₃ осуществляет классификацию входных сигналов пирамидальной нейроподобной сети. Устройства 51₂ и 51₃ формируют сигнал выхода нейроподобной сети, который отделен от помех и является достоверным решением о наличии образа.

Сравнительные результаты дискретно-интегрального метода регистрации сигналов и обработки сигналов по предлагаемому способу при работе предлагаемого устройства показывают значительное снижение количества ошибочных решений на выходе нейросети, т.е. повышение точности и достоверности результатов.

Таким образом, предложение заявителя позволяет повысить точность действия нейроподобной сети путем минимизации вероятности ошибок, увеличивает быстродействие сети путем автоматизации процесса самообучения системы и уменьшения числа элементов сети и связей между ними. Указанные свойства позволяют расширить сферу применения предложения, например, в банковском деле, в промышленности, в связи, в геологических разведках.

Формула изобретения

Устройство для моделирования нейроподобной сети, содержащее распределитель импульсов, два элемента И и детектор исходных решений, состоящий из вычислителей оценок математического ожидания и компараторов, отличающееся тем, что в него введен блок формирования команд, состоящий из трех элементов И, двух групп ключей, двух групп вычислителей оценок условных вероятностей, вычислителя оптимального множества, вычислителя порога, двух компараторов, сумматора по модулю два, двух сумматоров и инвертора, в детектор исходных решений введены два элемента И, ключи, вычислители оценок дисперсии и группа вычислителей порога, причем тактовый вход устройства является одноименным входом распределителя импульсов, первый и второй выходы которого подключены к входам первого и второго элементов И, группа входов первого элемента И является входом управления обучением устройства, а выход подключен в детекторе исходных решений к первым входам элементов И и к входам вычислителей порога, в блоке формирования команд к первым входам вычислителей оптимального множества и порога и первого и второго элементов И, вход задания тестовых сигналов устройства соединен с вторыми входами элементов И детектора исходных решений и первого и второго элементов И блока формирования команд, вход обновления статистических оценок устройства соединен с первыми входами всех вычислителей оценок математического ожидания, дисперсии и условных вероятностей, вход задания исходной статистической оценки устройства подключен к вторым входам всех вычислителей оценок математического ожидания, дисперсии и условных вероятностей, информационные и управляющие входы ключей детектора исходных решений соединены соответственно с информационными входами устройства и с третьим выходом распределителя импульсов, выходы ключей детектора исходных решений подключены к третьим входам одноименных вычислителей оценок математического ожидания и дисперсии и к первым входам одноименных компараторов детектора исходных решений, в котором выход первого элемента И соединен с четвертыми входами вычислителей оценок математического ожидания, выход второго элемента И подключен к четвертым входам вычислителей оценок дисперсии, первые и вторые выходы вычислителей оценок математического ожидания и дисперсии соединены с первой и второй группой входов одноименных вычислителей порога детектора исходных решений, выходы которых подключены к вторым входам одноименных компараторов детектора исходных решений, выходы которых соединены с третьими входами одноименных вычислителей оценок условных вероятностей первой и второй групп и с управляющими входами одноименных ключей первой и второй групп, в блоке формирования команд выходы первого и второго элементов И соединены с четвертыми входами вычислителей оценок условных вероятностей соответственно первой и второй групп, выходы которых подключены соответственно к первой и второй группам входов вычислителей оптимального множества и порога, вторые входы которых соединены с входом задания коэффициента отношения ошибок первого и второго рода устройства, группы выходов вычислителей оптимального множества и порога блока формирования команд соединены с информационными входами ключей соответственно первой и второй групп, выходы которых подключены к одноименным информационным входам соответственно первого и второго сумматоров, управляющие входы которых соединены с четвертым выходом распределителя импульсов, в блоке формирования команд первый и второй входы и выход первого компаратора подключены соответственно к выходам первого сумматора и вычислителя оптимального множества и к первым входам третьего элемента И и сумматора по модулю два, а первый и второй входы и выход второго компаратора соединены соответственно с выходами второго сумматора и вычислителя порога и с вторым входом сумматора по модулю два, выход которого подключен к входу инвертора, выходы третьего элемента И, сумматора по модулю два и инвертора являются выходами устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5