Устройство для распознавания видов передач

 

Изобретение относится к автоматике, в частности к устройству для распознания видов передач, и может быть использовано при построении распознающих автоматов для комплексов технического анализа сигналов. Целью предлагаемого изобретения является разработка устройства для распознавания передач, обеспечивающего расширение области применения путем распознавания передач с двукратной и трехкратной фазовой манипуляцией (ФМ), т.е. соответственно четырехпозиционного ФМ сигнала (ФМ-4) и восьмипозиционного ФМ сигнала (ФМ-8), применяющих сигнально-кодовые конструкции (СКК) на основе решетчатого кодирования. Устройство содержит первый 1 и второй 2 умножители частоты, первый 3, второй 4 и третий 5 анализаторы мгновенного спектра, первый 6 и второй 7 блоки сравнения, первый 8 и второй 9 компараторы, инвертор 10, элемент И 11, первый 12 и второй 13 фазовые демодуляторы, генератор тактовой синхронизации 14, коммутатор 15, блок 16 селекции СКК. Устройство позволяет принимать и демодулировать сигнал, затем на основе статистического анализа серий одинаковых сигнальных символов анализируемой передачи селектировать СКК с решетчатым кодированием и определять величину памяти помехоустойчивого кодера. 2 з.п. ф-лы, 5 ил.

Изобретение относится к автоматике, в частности к устройству для распознавания видов передач, и может быть использовано при построении распознающих автоматов для комплексов технического анализа сигналов.

Известно устройство для распознавания радиосигналов, описанное в авторском свидетельстве СССР N 1185359, кл. G 06 K 9/36, заявл. 27.02.84 и опубл. 15.10.85, БИ N 38, которое содержит частотный детектор, фазовый детектор, амплитудный детектор, анализаторы мгновенного спектра, аналого-цифровые преобразователи и ряд других элементов, позволяющих обнаружить и автоматически распознать наличие в сигнале амплитудной и частотной модуляции, фазовой манипуляции и манипуляции с минимальным частотным сдвигом. Однако данное устройство не позволяет обнаружить в цифровых сигналах наличие помехоустойчивого кодирования, т.е. распознать передачи, применяющие сигнально-кодовые конструкции, что обуславливает ограничение области его применения.

Также известно другое устройство для распознавания радиосигналов, описанное в авторском свидетельстве СССР N 1304045, кл. G 06 K 9/00, заявл. 28.10.85 и опубл. 15.04.87, БИ N 14, которое содержит частотный и амплитудный детекторы, умножители частоты, анализаторы мгновенного спектра, преобразователи аналог-код и ряд других элементов, позволяющих распознать сигналы с частотной и фазовой модуляцией, манипуляцией цифровых сигналов с однократной и двукратной фазовой манипуляцией и квадратурной амплитудной манипуляцией. Однако данному устройству также присущ предыдущий недостаток - невозможность распознать цифровые передачи, применяющие сигнально-кодовые конструкции, тем самым область применения данного устройства ограничена.

Ближайшее из известных аналогов устройство для распознавания радиосигналов (прототип) к предлагаемому устройству описано в авторском свидетельстве СССР N 1317463, кл. G 06 K 9/00, заявл. 26.03.85 и опубл. 15.06.87, БИ N 22. В указанном изобретении описано устройство, содержащее частотный, фазовый и амплитудный детекторы, генератор опорного напряжения, логарифмический усилитель, анализаторы мгновенного спектра, умножители частоты, блоки сравнения, инверторы, группу элементов И, блок клиппирования, преобразователи аналог-код, компараторы, конвертор и широкополосный фазовращатель, позволяющих определить наличие в сигналах частотной модуляции и манипуляции, амплитудной модуляции и манипуляции, однополосной модуляции при аналоговой модулирующей функции и ее разновидностей квадратурной амплитудно-фазовой модуляции и оптимальной амплитудно-фазовой модуляции, а также наличие в цифровых сигналах однократной, двукратной, трехкратной фазовой манипуляции, а также ее модификаций модифицированной однократной, двукратной и трехкратной фазовой манипуляции со сдвигом.

По сравнению с вышеописанными аналогами данное устройство (прототип) обладает более расширенными возможностями по распознаванию цифровых сигналов с фазовой манипуляцией различной кратности.

Однако устройство-прототип имеет недостаток. Ограничена область применения данного устройства по распознанию цифровых передач с кодированием. Устройство-прототип не производит селекцию цифровых передач, применяющих сигнально-кодовые конструкции (СКК) с решетчатым кодированием. Последние широко используются в модемах для передачи цифровой информации в полосе стандартного телефонного канала на основе рекомендаций МККТТ V.32 и V.33 (CCITT Study Group XVII, "Recomendation V.32 for a fammily of 2-wire, duplex modems operating at data signalling rates of up to 9600 bit/s for use on the general switched telephone network and on leased telephone-type circuits," Document AP VII-43-E, May 1984; CCITT Study Group XVII, " Draft recomendation V. 33 for 14400 bits per second modem standardized for use on point-to-point 4-wire leased telephone-type circuits," Circular 12, COM XVII/YS, Geneva, Switzerland, May 17, 1985).

Целью предлагаемого изобретения является разработка устройства для распознавания передач, обеспечивающего расширение области применения путем распознания передач с двукратной (ФМ-4) и трехкратной (ФМ-8) фазовой манипуляцией, применяющих СКК с решетчатым кодированием.

Поставленная цель достигается тем, что в известном устройстве для распознания радиосигналов, включающем первый и второй умножители частоты, первый, второй и третий анализаторы мгновенного спектра, первый и второй блоки сравнения, первый и второй компараторы, инвертор и элемент И, причем входы первого и второго умножителей частоты и первого анализатора мгновенного спектра соединены со входом устройства, входы второго и третьего анализаторов мгновенного спектра соединены соответственно с выходами первого и второго умножителей частоты, первые входы первого и второго блоков сравнения подключены к выходу первого анализатора мгновенного спектра, а вторые входы первого и второго блоков сравнения соединены соответственно с выходами второго и третьего анализаторов мгновенного спектра, входы первого и второго компараторов соединены соответственно с выходами первого и второго блоков сравнения, вход инвертора соединен с выходом второго компаратора, первый и второй входы элемента И подключены соответственно к выходам первого компаратора и инвертора, дополнительно введены первый и второй фазовые демодуляторы, коммутатор, генератор тактовой синхронизации и блок селекции СКК. Первые входы первого и второго фазовых демодуляторов подключены ко входу устройства. Первый, второй, третий и четвертый входы коммутатора соединены соответственно с выходами элемента И, второго компаратора, первого и второго фазовых демодуляторов. Вход генератора тактовой синхронизации соединен со входом устройства, а выход генератора тактовой синхронизации подключен ко вторым входам первого и второго фазовых демодуляторов и второму входу блока селекции СКК. Первый вход блока селекции СКК подключен к выходу коммутатора, а выход блока селекции СКК является выходом устройства.

Блок селекции СКК состоит из блока решения, группы из восьми каналов счета, первого, второго и третьего блоков сравнения, коммутатора, первого, второго и третьего счетчиков и блока отображения. Первый вход блока решения соединен с первым входом блока селекции СКК, а второй вход блока решения и вход первого счетчика подключены ко второму входу блока СКК. Восемь входов каждого из восьми каналов счета соединены с соответствующими восемью выходами блока решения. Восемь входов первого блока сравнения и восемь информационных входа коммутатора соединены с выходами восьми соответствующих каналов счета. Первый и второй входы второго блока сравнения подключены соответственно к выходу первого блока сравнения и выходу коммутатора. Выход первого счетчика подключен к девятому управляющему входу коммутатора. Входы второго и третьего счетчиков соединены соответственно с первым и вторым выходами второго блока сравнения. Первый и второй входы третьего блока сравнения подключены к выходам соответственно второго и третьего счетчиков. Первый и второй входы блока отображения подключены соответственно к выходам первого и третьего блоков сравнения, а выход блока отображения является выходом блока селекции СКК.

Каждый i-и, канал счета состоит из семивходового элемента ИЛИ, счетчика, схемы сравнения и блока памяти. Первый счетный вход счетчика подключен к i-му входу i-го канала счета. Остальные семь входов i-го канала счета подключены к семи входам элемента ИЛИ, выход которого соединен со вторым сбросовым входом счетчика. Первый и второй входы схемы сравнения подключены соответственно к выходам счетчика и блока памяти. Вход блока памяти соединен с выходом схемы сравнения, а выход блока памяти является выходом канала счета.

Введение новой совокупности блоков и их соединений позволяет устройству принимать и демодулировать сигнал, затем на основе статистического анализа серий одинаковых сигнальных символов анализируемой передачи селектировать СКК с решетчатым кодированием и определять величину памяти помехоустойчивого сверточного кодера, обеспечивая, тем самым, расширение области применения по распознаванию цифровых передач.

На фиг. 1 показана структурная схема предлагаемого устройства; фиг. 2 - электрическая функциональная схема блока селекции СКК; фиг. 3 электрическая функциональная схема i-го канала счета; фиг. 4 спектр сигнала ФМ-8.

фиг. 5 разбиение ансамбля сигналов ФМ-8 на вложенные подансамбли.

Устройство, показанное на фиг. 1, состоит из первого умножителя частоты на восемь 1, второго умножителя частоты на четыре 2, первого 3, второго 4 и третьего 5 анализаторов мгновенного спектра, первого 6 и второго 7 блоков сравнения, первого 8 и второго 9 компараторов, инвентора 10, элемента И 11, первого фазового демодулятора (для демодуляции передач ФМ-4) 12, второго фазового демодулятора (для демодуляции передач ФМ-8) 13, генератора тактовой синхронизации 14, коммутатора 15, блока 16 селекции СКК. Входы первого умножителя частоты на восемь 1, второго умножителя частоты на четыре 2, первого анализатора мгновенного спектра 3, генератора тактовой синхронизации 14, а также первые входы первого 12 и второго фазовых демодуляторов соединены друг с другом и подключены ко входу устройства. Входы второго 4 и третьего 5 анализаторов мгновенного спектра соединены соответственно с выходами первого умножителя частоты на восемь 1 и второго умножителей частоты на четыре 2. Первые входы первого 6 и второго 7 блоков сравнения подключены к выходу первого анализатора мгновенного спектра 3, а вторые входы первого 6 и второго 7 блоков сравнения соединены соответственно с выходами второго 4 и третьего 5 анализаторов мгновенного спектра. Входы первого 8 и второго 9 компараторов соединены соответственно с выходами первого 6 и второго 7 блоков сравнения. Вход инвертора 10 соединен с выходом второго компаратора 9. Первый и второй входы элемента И 11 подключены соответственно к выходам первого компаратора 8 и инвертора 10. Первый, второй, третий и четвертый входы коммутатора 15 соединены соответственно с выходами элемента И 11, второго компаратора 9, первого 12 и второго 13 фазовых демодуляторов. Выход генератора тактовой синхронизации 14 подключен ко вторым входам первого 12 и второго 13 фазовых демодуляторов и второму входу блока 16 селекции СКК. Первый вход блока 16 селекции СКК подключен к выходу коммутатора 15, а выход блока 16 селекции СКК является выходом устройства.

Блок 16 селекции СКК, показанный на фиг. 2 состоит из восьми каналов счета (16.1-16.8), блока 16.9 решения, первого 16.10, второго 16.11 и третьего 16.12 блоков сравнения, коммутатора 16.13, первого 16.14, второго 16.15 и третьего 16.16 счетчиков и блока 16.17 отображения. Первый вход блока 16.9 решения соединен с первым входом блока 16 селекции СКК, а второй вход блока 16.9 решения и вход первого 16.14 подключены ко второму входу блока 16 селекции СКК. Восемь входом каждого из восьми каналов счета (16.1-16.8) соединены с соответствующими восемью выходами блока 16.9 решения. Восемь входов первого блока 16.10 сравнения и восемь информационных входа коммутатора 16.13 соединены с выходами восьми соответствующих каналов счета (16.1-16.8). Первый и второй входы второго блока 16.11 сравнения подключены соответственно к выходу первого блока 16.10 сравнения и выходу коммутатора 16.13. Выход первого счетчика 16.14 подключен к девятому управляющему входу коммутатора 16.13. Входы второго 16.15 и третьего 16.16 счетчиков соединены соответственно с первым и вторым выходами второго блока 16.11 сравнения. Первый и второй входы третьего блока 16.12 сравнения подключены к выходам соответственно второго 16.15 и третьего 16.16 счетчиков. Первый и второй входы блока 16.17 отображения подключены соответственно к выходам первого 16.10 и третьего 16.12 блоков сравнения, а выход блока 16.17 отображения является выходом блока 16 селекции СКК.

Каждый i-и, , канал счета 16.i (фиг. 3) состоит из семивходового элемента ИЛИ 16.i.1, счетчика 16.i.2, схемы сравнения 16.i.3 и блока 16.i.4 памяти. Первый счетный вход счетчика 16.i.2 подключен к i-му входу i-го канала счета 16.i, остальные семь входов i-го канала счета 16.i подключены к семи входам элемента ИЛИ 16.i.1, выход которого соединен со вторым сбросовым входом счетчика 16.i.2. Первый и второй входы схемы сравнения 16.i.3 подключены соответственно к выходам счетчика 16.i.2 и блока 16.i.4 памяти. Вход блока 16.i.4 памяти соединен с выходом схемы сравнения 16.i.3, а выход блока 16.i.4 памяти является выходом i-го канала счета 16.i.

Элементы, входящие в рассмотренное устройство, могут быть реализованы на выпускаемой промышленностью элементной базе, в частности первый умножитель частоты на восемь 1 и второй умножитель частоты на четыре 2 могут быть реализованы на балансном модуляторе типа 14ОМА1; первый 3, второй 4 и третий 5 анализаторы мгновенного спектра на операционном усилителе типа 14ОУД7; первый 6 и второй 7 блоки сравнения на компараторах 521САЗ; первый 8 и второй 9 компараторы на 521САЗ; инвертор 10 на КТЗ15; элемент И 155ЛН1. Первый фазовый демодулятор (для демодуляции передач ФМ-4) 12 и второй фазовый демодулятор 13 (для демодуляции передач ФМ-8) могут быть реализованы по известным схемам, описанным в книге Дж. Беллами, Цифровая телефония, М. Радио и связь, 1986, с. 313, рис. 6.12. б и с. 316, рис. 6.14 соответственно. Генератор тактовой синхронизации 14 может быть реализован на 155ЛАЗ; коммутатор 15 на 155ТМ5; блок 16.9 решения на 521САЗ; первый 16.10, второй 16.11 и третий 16.12 блоки сравнения на 555ИМ6; коммутатор 16.13 на 155КЛ1; первый счетчик 16.14 на 1555ИЕ5; второй 16.15 и третий 16.16 счетчики на 155ТМ2; блок 16.17 отображения на 155ИЕ5 и АЛ 102; элемент ИЛИ 16.i.1 на 155ЛИ1; счетчик 16.i.2 на 155ИЕ5; схема сравнения 16.i.3 - на 555ИМ6; блок 16.i.4 памяти на 155ИЕ7.

Устройство для распознания видов передач работает следующим образом.

Распознавание фазоманипулированных сигналов (ФМ) различных кратностей основано на следующих их свойствах [Гоноровский И.С. Радиотехнические цепи и сигналы. М: Советское радио, 1977. 671 с. А.С. СССР N 1304045, кл. G 06 K 9/00, от 15.04.87] Если цифровой ФМ сигнал имеет М позиций (сигнальных точек), каждая из которых имеет длительность, то модулированный сигнал может быть записан в виде: где ω₀ = 2πf₀ частота несущей; ϕ₀ начальная фаза несущей (в последующем будем полагаться равной 0 для упрощения); ϕ_i(t) = (i-1)2π/M - мгновенная фаза сигнала, определяет ансамбль фазовых позиций (сигнальный ансамбль), i 1, М; Е символьная энергия сигнала.

На фиг. 4 изображен спектр сигнала ФМ-8. Ширина главного лепестка спектра определяется длительностью информационной последовательности и равна 2/Т.

Ансамбль фазовых позиций ФМ сигнала определяется как: При подаче сигнала ФМ 4 на умножители частоты на их выходе имеют: на умножителе частоты на четыре
так как 4ϕ_i = {0; 2π; 4π; 6π}, т.е. кратно 2π, на умножителе частоты на восемь

так как 8ϕ_i = {0; 4π; 8π; 12π}, т.е. кратно 2π,
т. е. манипуляция фазы на выходах обоих умножителей частоты снимается и выходные сигналы представляют собой гармонические колебания, спектр которых значительно уже спектра ФМ-сигнала. Кроме того, амплитуда гармоник на выходе умножителей частоты много больше амплитуды ФМ сигнала.

При подаче сигнала ФМ-8 на умножители частоты на их выходе имеют: на умножителе частоты на четыре

так как

на умножителе частоты на восемь

так как

т. е. в этом случае фазовая манипуляция снимается на выходе умножителя частоты на восемь и остается на выходе умножителя частоты на четыре.

На фиг. 5 иллюстрируется основная идея способа создания СКК с решетчатым кодированием, который основан на использовании определенного правила двоичного представления сигнальных точек при разбиении используемого ансамбля сигналов A₀ на вложенные подансамбли (B₀-B₁; C₀-C₁-C₂-C₃;), с увеличивающимся минимальным евклидовым расстоянием d_min. В СКК данного вида применяется сверточное кодирование с относительной скоростью R (m-1)/m совместно с ансамблем, состоящим из 2^m сигналов (где m определяет кратность модуляции; m=2 при ФМ-4 и m=3 при ФМ-8).

Способ распознания передач, применяющих СКК с решетчатым кодированием, основан на следующих утверждениях (G. Ungerboeck, "Channel coding with mulilevel/phase signals", IEEE Trans. Inform. Theory, vol. IT-28, pp. 55-67, Jan. 1982; G. Zou and H.Weinrichter, "Structured trellis encoding," IEE Proceedings, vol. 137, pp. 335-344, Dec. 1990).

Утверждение 1. На выходе линейного сверточного кодера с относительной скоростью кодирования R=(m-1)/m существует ровно 2^m-1 различных бесконечных серий одинаковых символов.

Здесь под символом понимается набор из m бит на m выходах сверточного кодера с относительной скоростью R=(m-1)/m или набор из m бит, получившийся в результате канального символа.

Утверждение 2. Для кодера сверточного кода с памятью ν и относительной скоростью кодирования R=(m-1)/m существует ровно 2^m-1 различных серий одинаковых символов, максимальная длина которых не ограничена, и 2^m-1 различных серий одинаковых символов с максимальной длиной, равной n.

На основании этих утверждений в предлагаемом устройстве реализован следущий способ распознавания (селекции) СКК с решетчатым кодированием и определения величины памяти кодера n. Сначала принимаемый сигнал ФМ-4 или ФМ-8 демодулируется. Затем полученная в результате демодуляции последовательность символов анализируется и по результатам анализа строятся статистические ряды одинаковых символов длины 1, 2, 3 и т.д. для каждого из 2^m возможных символов. При достаточном объеме выборки статистические ряды будут иметь характерный вид, заключающийся в том, что если память сверточного кодера n, то 2^m-1 символов не составляют серий длины(n + 1) и более, а 2^m-1 других символов образуют такие серии. Если это выполняется, то принимается решение о присутствии в анализируемом сигнале СКК с решетчатым кодированием и величине памяти кодирующего устройства, равной n.

Результаты расчетов и моделирования позволяют сделать вывод о том, что этот способ не требует значительных временных затрат, так при n 12 требуемый объем выборки не превышает 600000 символов.

Принятый радиосигнал, вид передачи которого необходимо определить, одновременно поступает на входы умножителей частоты на восемь 1 и на четыре 2, первого анализатора мгновенного спектра 3, первые входы первого 12 и второго 13 фазовых демодуляторов и генератора тактовой синхронизации 14 (фиг. 1).

При поступлении на вход устройства сигнала с любым видом модуляции на выходе первого анализатора мгновенного спектра 3 формируется напряжение U, пропорциональное ширине спектра принимаемого сигнала, которое подается на первые входы блоков сравнения 6, 7.

Если на вход устройства поступает сигнал ФМ-4, то на выходах первого и второго умножителей частоты на восемь 1 и на четыре 2 появляются составляющие сигнала, кратные восьмой и четвертой гармоникам соответственно. Эти составляющие сигнала подаются на входы второго 4 и третьего 5 анализаторов мгновенного спектра соответственно. На выходах второго 4 и третьего 5 анализаторов мгновенного спектра появляются напряжения U₁ и U₂, пропорциональные ширине спектра восьмой и четвертой гармоник соответственно. Напряжения U₁ и U₂ подаются на вторые входы первого 6 и второго 7 блоков сравнения соответственно. Поскольку U₁ << U и U₂ << U (выражения 2-3), то на выходах первого 6 и второго 7 блоков сравнения появляются положительные напряжения, которые первым 8 и вторым 9 компараторами преобразуются в единичные напряжения. Единичный сигнал с выхода первого компаратора 8 подается на первый вход элемента И 11. Единичный сигнал с выхода второго компаратора 9 поступает на второй вход коммутатора 15, что является свидетельством о наличии на входе устройства сигнала ФМ 4. При этом единичное напряжение с выхода второго компаратора 9, инвертируясь в нулевое напряжение инвертором 10, поступает на второй вход элемента И 11 в качестве запрещающего сигнала о наличии сигнала ФМ-8 в то время, когда на вход устройства поступает сигнал ФМ-4.

Если на вход устройства сигнал ФМ-8, то на выходе первого умножителя частоты на восемь 1 выделяется составляющая сигнала, кратная восьмой гармонике. На выходе второго анализатора мгновенного спектра 4 формируется напряжение U₁, пропорциональное ширине спектра восьмой гармонике, и поступает на второй вход первого блока 6 сравнения. Поскольку U₁ << U, то на выходе первого блока 6 сравнения появляется положительное напряжение, преобразующееся первым компаратором 8 в единичное напряжение, которое подается на первый вход элемента И 11.

На выходе второго умножителя частоты на четыре 2 образуется фазоманипулированный сигнал (выражение 4). Ширина его спектра мало чем отличается от ширины спектра сигнала ФМ-8, поступающего на вход устройства, поэтому на выходе второго блока 7 сравнения формируется отрицательное напряжение, которое вторым компаратором 9 преобразуется в нулевое напряжение, которое поступает на второй вход коммутатора 15. С выхода второго компаратора 9 нулевое напряжение поступает на инвертор 10 и, инвертируясь в единичное напряжение, поступает на второй вход элемента И 11. Затем единичный сигнал с выхода элемента И 11 поступает на первый вход коммутатора 15, что является свидетельством о наличии сигнала ФМ-8.

При приеме сигнала ФМ-4 первый фазовый демодулятор 12 преобразует последовательность высокочастотных сигналов ФМ-4, поступающую на его первый вход, в последовательность 4-ичных символов, которая подается на третий вход коммутатора 15. При приеме сигнала ФМ-8 второй фазовый демодулятор 13 преобразует последовательность высокочастотных сигналов ФМ-8, поступающую на его первый вход, в последовательность 8-ичных символов, которая поступает на четвертый вход коммутатора 15. На вторые входы первого 12 и второго 13 фазовых демодуляторов подаются сигналы тактовой синхронизации с периодом следования Т с генератора тактовой синхронизации 14. Генератор тактовой синхронизации 14 служит для фиксации тактовых интервалов. В соответствии с управляющими сигналами на первом и втором входах коммутатора 15 последовательность 2^m-ичных (m кратность модуляции принимаемого сигнала) символов с первого выхода коммутатора 15 поступает на первый вход блока 16 селекции СКК. На второй вход блока 16 селекции СКК с выхода генератора 14 сигналов тактовой синхронизации подаются сигналы тактовой синхронизации.

На первый вход блока 16.9 решения (фиг. 2) с первого выхода коммутатора 15 поступает 2^m-ичные символы, а на второй вход блока 16.9 решения с выхода генератора 14 тактовой синхронизации подаются сигналы тактовой синхронизации с периодом следования Т. Блок 16.9 решения принимает решение о том, какой из сигналов 2^m-ичного используемого ансамбля сигналов был принят в течение данного интервала Т. Каждый из 2^m возможных принимаемых сигналов поступает с соответствующего ему одного из 2^m выходов блока 16.9 решения на соответствующие входы каждого канала счета 16.i. При приеме сигнала ФМ-4 (2^m=4) задействуются первые четыре выхода блока 16.9 решения. При приеме сигнала ФМ-8 (2^m=8) задействуются все восемь выходов блока 16.9 решения. Таким образом, у блока 16.9 решения появляется единичный импульс на одном из соответствующих 2^m его выходов. Появление импульса на j-м, j=1,2^m, выходе блока 16.9 решения говорит о том, что демодулированный сигнал принадлежит j-му вложенному подансамблю (фиг. 4). Появление импульса на j-м выходе блока 16.9 решения приведет к тому, что он поступит на j-и вход каждого из 2^m каналов счета 16.i, (i=1,4; при приеме сигнала ФМ-4 и i=1,8; при приеме сигналов ФМ-8).

Таким образом, появление импульса на j-м выходе блока 16.9 решения приведет к тому, что j-м канале счета 16.j (фиг. 3) он увеличит на единицу показания счетчика 16.j.2, а во всех остальных каналах счета 16.j, где i≠j он пройдет через элемент ИЛИ 16.i.1 и сбросит счетчик 16.i.2. Если следующий принятый сигнал также окажется принадлежащим тому же j-му вложенному подансамблю, то описанная ситуация повторится.

Ситуация будет повторяться до тех пор, пока очередной принимаемый сигнал не окажется принадлежащим 1-му, 1≠j, вложенному подансамблю, что проведет к тому, что будет сброшен счетчик 16.j.2 в j-м канале счета 16.j. Тем самым, перед появлением на выходе блока 16.9 решения очередного сигнала в счетчике 16. j. 2 j-го канала счета 16.j будет записано число, соответствующее длине серии сигналов, принадлежащих j-му вложенному подансамблю (серии одинаковых символов). Если это число превышает значение, определенное блоком 16.j.4 памяти и поступившее на второй вход схемы сравнения 16.i.3, оно пройдет через схему сравнения 16.i.3 и будет запомнено в блоке 16.j.4 памяти. Это означает, что в любой момент времени на выходе j-го канала счета 16.j и на втором входе схемы сравнения 16.i.3 будет присутствовать сигнал, соответствующий максимальной длине серии сигналов, принадлежащих j-му вложенному подансамблю. Аналогичная ситуация характерна для каждого из 2^m задействуемых каналов счета 16.i.

С выхода j-го канала счета 16.j.сигнал поступает одновременно на j-е информационные входы коммутатора 16.13 и первого блока 16.10 сравнения (фиг. 2) на выходе которого присутствует сигнал, соответствующий минимальной длине серии одинаковых символов по всем 2^m входам первого блока 16.10 сравнения.

Момент окончания счета определяется первым счетчиком 16.14, который определяет количество поступивших на вход блока 16 селекции СКК канальных символов. Если данное количество достигло 600000, т.е. необходимого объема выборки, то с выхода счетчика 16.14 единичный импульс поступает на девятый управляющий коммутатора 16.13. С выхода коммутатора 16.13, на второй вход второго блока 16.11 сравнения подаются сигналы последовательно с выхода каждого из 2^m задействуемых каналов счета 16.i, в то время как на первый вход второго блока 16.11 сравнения подается сигнал с выхода первого блока 16.10 сравнения. Единичный импульс на первом выходе второго блока 16.11 сравнения появится в том случае, когда сигналы на его первом и втором входах соответствуют одинаковым длинам серий символов, а на втором выходе второго блока 16.11 сравнения единичный импульс появится, если длина серии символов, определяемая сигналом на втором входе второго блока 16.11 сравнения, больше минимальной длины серии символов, определяемой сигналом на первом входе второго блока 16.11 сравнения.

Таким образом, во втором счетчике 16.15 будет записано число каналов счета 16. i, в которых наибольшая длина серии одинаковых символов оказалась равной минимальной длине серии одинаковых символов по всем 2^m задействвуемым каналам счета 16.i, а в третьем счетчике 16.16 число каналов счета 16.i, в которых длина наибольшей серии одинаковых символов превысила минимальную длину серии одинаковых символов по все 2^m задействуемым каналам счета 16.i.

Третий блок 16.12 сравнения сравнивает показания второго 16.15 и третьего 16.16 счетчиков, поступающие соответственно на первый и второй входы третьего блока 16.12 сравнения таким образом, что сигнал на выходе третьего блока 16.12 сравнения появится только тогда, когда показания второго счетчика 16.15 и третьего счетчика 16.16 равны между собой и равны 2^m-1. В этом случае сигнал с выхода третьего блока 16.12 сравнения поступит на второй вход блока 16.17 отображения и разрешит отображение информации о том, что в анализируемом сигнале выделена СКК с решетчатым кодированием и величиной памяти кодирующего устройства, равной n. Значение величины памяти кодера устанавливается в блоке 16.17 отображения сигналом на его первом входе, поступающим выхода первого устройства сравнения 16.10 и соответствующим минимальной длине серии одинаковых символов по всем задействуемым каналам счета 16. i. На этом работа устройства заканчивается.

Формула изобретения

1. Устройство для распознавания видов передач, содержащее первый и второй умножители частоты, первый, второй и третий анализаторы мгновенного спектра, первый и второй блоки сравнения, первый и второй компараторы, инвертор и элемент И, причем входы первого и второго умножителей частоты и первого анализатора мгновенного спектра соединены с входом устройства, входы второго и третьего анализаторов мгновенного спектра соответственно с выходами первого и второго умножителей частоты, первые входы первого и второго блоков сравнения подключены к выходу первого анализатора мгновенного спектра, а вторые их входы соединены соответственно с выходами второго и третьего анализаторов мгновенного спектра, входы первого и второго компараторов соединены соответственно с выходами первого и второго блоков сравнения, вход инвертора с выходом второго компаратора, первый и второй входы элементы И подключены соответственно к выходам первого компаратора и инвертора, отличающееся тем, что дополнительно введены первый и второй фазовые демодуляторы, коммутатор, генератор тактовой синхронизации и блок селекции сигнально-кодовых конструкций, причем первые входы первого и второго фазовых демодуляторов подключены к входу устройства, первый четвертый входы коммутатора соединены соответственно с выходами элемента И, второго компаратора, первого и второго фазовых демодуляторов, вход генератора тактовой синхронизации с входом устройства, а выход генератора тактовой синхронизации подключен к вторым входам первого и второго фазовых демодуляторов и второму входу блока селекции сигнально-кодовых конструкций, первый вход блока селекции сигнально-кодовых конструкций подключен к выходу коммутатора, а выход блока селекции сигнально-кодовых конструкций является выходом устройства.

2. Устройство по п.1, отличающееся тем, что блок селекции сигнально-кодовых конструкций состоит из блока решения, группы из восьми каналов счета, первого, второго и третьего блоков сравнения, коммутаторов, первого, второго и третьего счетчиков и блока отображения, причем первый вход блока решения соединен с первым входом блока селекции сигнально-кодовых конструкций, а второй вход блока решения и вход первого счетчика подключены к второму входу блока селекции сигнально-кодовых конструкций, восемь входов каждого из восьми каналов счета соединены с соответствующими восемью выходами блока решения, восемь входов первого блока сравнения и восемь информационных входа коммутатора соединены с выходами восьми соответствующих каналов счета, первый и второй входы второго блока сравнения подключены соответственно к выходу первого блока сравнения и выходу коммутатора, выход первого счетчика подключен к девятому управляющему входу коммутатора, входы второго и третьего счетчиков соединены соответственно с первым и вторым выходами второго блока сравнения, первый и второй входы третьего блока сравнения подключены к выходам соответственно второго и третьего счетчиков, первый и второй входы блока отображения соответственно к выходу первого и третьего блоков сравнения, а выход блока отображения является выходом блока селекции сигнально-кодовых конструкций.

3. Устройство по п. 2, отличающееся тем, что каждый i-й канал счета состоит из семивходового элемента ИЛИ, счетчика, схемы сравнения и блока памяти, причем первый счетный вход счетчика подключен к i-му входу i-го канала счета, остальные семь входов i-го канала счета подключены к семи входам элемента ИЛИ, выход которого соединен с вторым сбросовым входом счетчика, первый и второй входы схемы сравнения подключены соответственно к выходам счетчика и блока памяти, вход блока памяти соединен с выходом схемы сравнения, а его выход является выходом канала счета.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5