Формирователь многочастотных сигналов

 

Изобретение относится к технике связи и может быть использовано в адаптивных синхронных и асинхронных системах связи. Формирователь многочастотных сигналов содержит генератор тактовых импульсов, два элемента НЕ, два элемента ИЛИ, три регистра, два элемента И, три триггера, элемент ИЛИ-НЕ, блок формирования кодов Уолша, блок формирования ортогональной кодовой последовательности, счетчик, сумматоры по модулю два, арифметический блок и многочастотный модулятор. Достигаемый технический результат - оперативное изменение длительности формируемых сигналов при сохранении их числа и занимаемой полосы частот. 6 з.п.ф-лы, 11 ил.

Изобретение относится к технике связи и может быть использовано в адаптивных синхронных и асинхронных системах связи в качестве устройства формирования сигналов.

Известно устройство формирования сигналов - формирователь М-ичных кодов (авторское свидетельство СССР N 1504803 A1, H 03 M 5/00, опубл. 30.08.89, бюл. N 32), состоящий из генератора тактовых импульсов, триггера, элемента ИЛИ-НЕ, первого и второго регистров, первого и второго счетчиков, N-1 первых, второго, третьего и четвертого сумматоров по модулю два, N первых, N вторых и N третьих перемножителей и модулятора, причем выход генератора тактовых импульсов подключен к тактовым входам первого и второго счетчиков и тактовому входу триггера, выход которого подключен к первому входу элемента ИЛИ-НЕ, выход которого подключен к управляющим входам первого и второго регистров, первого и второго счетчиков и модулятора, старший выход первого счетчика подключен кo второму входу элемента ИЛИ-НЕ и управляющему входу триггера, первый выход первого регистра подключен к первому входу первого перемножителя с номером один, а n-е выходы первого регистра, где n = 2,3,... , N подключены к первым входам (n-1)-x первых сумматоров по модулю два, выходы которых подключены к первым входам n-x первых перемножителей, выходы N первых перемножителей подключены кo вторым входам третьих перемножителей, выходы которых подключены к соответствующим N входам третьего сумматора по модулю два, выход которого подключен к первому входу второго сумматора по модулю два, выход которого подключен к информационному входу модулятора, N выходов второго регистра подключены к первым входам N соответствующих третьих перемножителей, N выходов первого счетчика подключены ко вторым входам соответствующих N первых перемножителей и первым входам соответствующих N вторых перемножителей, выходы которых подключены к соответствующим N входам четвертого сумматора по модулю два, выход которого подключен ко второму входу второго сумматора по модулю два, N выходов второго счетчика подключены ко вторым входам соответствующих N вторых перемножителей, (n-1)-e выходы первого счетчика соединены с первыми входами (n-1)-x первых сумматоров по модулю два, вход "установка в единицу" триггера является входом "запуск" устройства, информационные входы первого и второго регистров являются соответственно первыми и вторыми информационными входами устройства, а выход модулятора является выходом устройства. Однако данное устройство не обеспечивает формирования сигналов с требуемыми корреляционными характеристиками, не имеющими боковых всплесков, возможности оперативного изменения длительности сигналов и их помехоустойчивости. Кроме того, устройство формирует только квазиортогональные сигналы, которые имеют невысокие показатели частотно-энергетической эффективности, что ограничивает область их применения.

Наиболее близким по технической сущности и выполняемым функциям к заявленному устройству аналогом (прототип) является формирователь многочастотных сигналов (aвторское свидетельство СССР N 1587636 A1, H 03 N 5/00, опубл. 23.08.90, бюл. N 31), состоящий из генератора тактовых импульсов, триггера, элемента ИЛИ-НЕ, счетчика, арифметического блока, первого и второго регистров, блока формирования кодов Уолша, сумматоров по модулю два и модулятора, причем выход генератора тактовых импульсов соединен со счетным входом счетчика, тактовыми входами блока формирования кодов Уолша и триггера, выход которого соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с установочными входами счетчика, модулятора и блока формирования кодов Уолша, тактовыми входами первого и второго регистров, выходы первого регистра и счетчика соединены соответственно с одноименными первыми и вторыми входами арифметического блока, выход которого соединен с первым информационным входом модулятора, выходы второго регистра соединены с первыми входами одноименных сумматоров по модулю два, выходы блока формирования кодов Уолша соединены со вторыми входами одноименных сумматоров по модулю два, выход арифметического блока подключен к третьим входам сумматоров по модулю два, выходы которых соединены с соответствующими вторыми входами модулятора, выходы которого являются соответствующими выходами блока, входы первого и второго регистров являются соответственно первыми и вторыми информационными входами устройства, а вход "установка в единицу" триггера является входом "запуск" устройства.

Недостатком прототипа является ограниченная область применения формируемых ансамблей сигналов. Это объясняется тем, что отсутствие возможности оперативного изменения длительности и числа формируемых сигналов, а также существующая необходимость снижения частоты тактовых импульсов при увеличении числа формируемых сигналов приводит к невозможности использовать данные сигналы в адаптивных радиосистемах передачи информации.

Целью изобретения является разработка формирователя многочастотных сигналов, обеспечивающего расширение области применения формируемых ансамблей сигналов за счет оперативного изменения длительности формируемых сигналов, при сохранении их числа и занимаемой полосы частот, а также за счет увеличения числа формируемых сигналов, с переходом к формированию биортогональных ансамблей, что приведет к возможности использовать данные системы сигналов как в неадаптивных, так и в адаптивных радиосистемах передачи информации.

Указанный технический результат достигается тем, что в известном формирователе многочастотных сигналов, содержащем генератор тактовых импульсов, первый триггер, элемент ИЛИ-НЕ, первый и второй регистры, счетчик, арифметический блок, М сумматоров по модулю два, где М=2^N, N≥2, блок формирования кодов Уолша и многочастотный модулятор, причем выход генератора тактовых импульсов соединен с тактовым входом первого триггера и тактовым входом блока формирования кодов Уолша, выход первого триггера соединен с первым входом элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ соединен с тактовыми входами первого и второго регистров, а также с входами "установка в ноль" блока формирования кодов Уолша и счетчика, N выходов которого подключены к соответствующим N вторым информационным входам арифметического блока, а N-ый выход счетчика соединен со вторым входом элемента ИЛИ-НЕ, N выходов первого регистра подключены к соответствующим N первым информационным входам арифметического блока, выход арифметического блока соединен с первыми входами М сумматоров по модулю два, М выходов блока формирования кодов Уолша подключены ко вторым входам соответствующих М сумматоров по модулю два, М выходов многочастотного модулятора являются М выходами устройства, N информационных входов первого регистра являются первыми N информационными входами устройства, вторыми К информационными входами устройства являются К информационных входов второго регистра, где К≥3, дополнительно введены первый и второй элементы НЕ, первый и второй элементы И, первый и второй элементы ИЛИ, второй и третий триггеры, третий регистр и блок формирования ортогональной кодовой последовательности. При этом выход генератора тактовых импульсов соединен с тактовым входом блока формирования ортогональной последовательности, тактовыми входами третьего триггера и третьего регистра, cоответствующие К выходы второго регистра соединены с К входами второго элемента ИЛИ и К информационными входами блока формирования ортогональной кодовой последовательности, тактовый выход блока формирования ортогональной кодовой последовательности подключен к счетному входу счетчика, а выход второго элемента ИЛИ соединен с управляющим входом блока формирования кодов Уолша и входом второго элемента НЕ, выход второго элемента НЕ соединен с первым входом второго элемента И, выход первого триггера соединен со вторым входом второго элемента И, выход которого соединен с входом первого элемента НЕ и первым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом "установка в ноль" первого триггера, выход первого элемента НЕ соединен со вторым входом первого элемента И, выход которого подключен к входу "установка в единицу" первого триггера, N-ый выход счетчика соединен со вторым входом первого элемента ИЛИ, выход элемента ИЛИ-НЕ соединен с тактовым входом второго триггера, входом "установка в ноль" блока формирования ортогональной кодовой последовательности и информационным входом третьего триггера, выход третьего триггера соединен с входом "установка в ноль" многочастотного модулятора, выход второго триггера подключен к первому информационному входу блока формирования кодов Уолша, выходы М сумматоров по модулю два подключены к соответствующим М информационным входам третьего регистра, а М выходов третьего регистра подключены к соответствующим М информационным входам многочастотного модулятора, N выходов первого регистра подключены к соответствующим N вторым информационным входам блока формирования кодов Уолша, информационный выход блока формирования ортогональной кодовой последовательности подключен к дополнительному входу арифметического блока, первый вход первого элемента И является входом "запуск" устройства, а информационный вход второго триггера является третьим информационным входом устройства.

Блок формирования кодов Уолша состоит из счетчика, N переключателей и М-1 сумматоров по модулю два, причем N выходов счетчика подключены к первым информационным входам соответствующих N переключателей. Выход i-го переключателя, где i=1,2,...,N соединен с первыми входами j-x сумматоров по модулю два, где j - положительные целые числа, удовлетворяющие условию 2^i-1 -1 < j < 2ⁱ, причем выходы g-x сумматоров по модулю два, где g - целые числа, удовлетворяющие условию 0 < g < M/2, соединены со вторыми входами p-x сумматоров по модулю два, где p - целые числа, определяемые выражением p = 2^q+g, причем q - целые числа, удовлетворяющие условию g < 2^q/ < M. Объединенные вторые входы сумматоров по модулю два с номерами, равными 2^s, где s - целые числа, удовлетворяющие условию 0 ≅ s < N, являются первым информационным входом и первым выходом блока формирования кодов Уолша. Тактовый вход счетчика является тактовым входом блока формирования кодов Уолша. Вход "установка в ноль" счетчика является входом "установка в ноль" блока формирования кодов Уолша. Объединенные управляющие входы N переключателей являются управляющим входом блока формирования кодов Уолша. Вторые информационные входы N переключателей являются соответствующими вторыми N информационными входами блока формирования кодов Уолша. Выходы l-x сумматоров по модулю два, где l - положительные целые числа, удовлетворяющие условию 0 < l < М, являются (l+1)-ми выходами блока формирования кодов Уолша.

Блок формирования ортогональной кодовой последовательности состоит из К счетчиков, К-1 элементов ИЛИ, К-1 элементов И, К-1 блоков формирования последовательностей Уолша, управляемого перемножителя и блока коммутации тактовых последовательностей. N выходов Φ-х счетчиков, где Φ = 1, 2,..., K-1 соединены с соответствующими N информационными входами Φ-х блоков формирования последовательностей Уолша и N входами Φ-х элементов И. N выходов (Φ+1)-х счетчиков соединены с соответствующими N управляющими входами Φ-х блоков формирования последовательностей Уолша, выходы которых соединены с соответствующими К-1 информационными входами управляемого перемножителя. Выход управляемого перемножителя является информационным выходом блока. Выходы Φ-х элементов И соединены соответственно с первыми входами Φ-х элементов ИЛИ, тактовыми входами (Φ+1)-х счетчиков и (Φ+1)-ми информационными входами блока коммутации тактовых последовательностей. Выход блока коммутации тактовых последовательностей является тактовым выходом блока. Выходы ψ-х элементов И, где ψ = 1,2,...,K-2, соединены с (N+1)-ми входами (ψ+1)-х элементов И. Выходы Φ-х элементов ИЛИ соединены соответственно с входами "установка в ноль" Φ-х счетчиков. Объединенные вход "установка в ноль" К-го счетчика и вторые входы (K-1)-x элементов ИЛИ являются входом "установка в ноль" блока формирования ортогональной кодовой последовательности. Объединенные первый информационный вход блока коммутации тактовых последовательностей, тактовый вход первого счетчика и (N+1)-й вход первого элемента И являются тактовым входом блока. Объединенные (Φ+1)-е управляющие входы блока коммутации тактовых последовательностей и Φ-е управляющие входы управляемого перемножителя являются (Φ+1)-ми управляющими входами блока формирования ортогональной кодовой последовательности. Первый вход блока коммутации тактовых последовательностей является первым управляющим входом блока формирования ортогональной кодовой последовательности.

Блок формирования последовательностей Уолша состоит из сумматора по модулю два и N элементов И. Выходы элементов И соединены с соответствующими N входами сумматора по модулю два. Выход сумматора по модулю два является выходом блока формирования последовательностей Уолша. Первые входы N элементов И являются соответствующими N управляющими входами блока формирования последовательностей Уолша. Вторые входы N элементов И являются соответствующими N информационными входами блока формирования последовательностей Уолша.

Блок коммутации тактовых последовательностей состоит из элемента ИЛИ и K элементов И. Выходы элементов И являются соответствующими K входами элемента ИЛИ. Выход элемента ИЛИ является выходом блока коммутации тактовых последовательностей. Первые входы K элементов И являются соответствующими K управляющими входами блока коммутации тактовых последовательностей. Вторые входы K элементов И являются соответствующими K информационными входами блока коммутации тактовых последовательностей.

Управляемый перемножитель состоит из К-2 элементов ИЛИ, К-1 элементов И и сумматора по модулю два. Выходы К-1 элементов И являются соответствующими К-1 входами сумматора по модулю два. Выход сумматоpa по модулю два является выходом управляемого перемножителя. Выходы К-2 элементов ИЛИ соединены со вторыми входами К-2 соответствующих элементов И. Выходы ψ-х элементов ИЛИ соединены с первыми входами (ψ-1)-х элементов ИЛИ. Вторые входы К-2 элементов ИЛИ являются соответствующими К-2 управляющими входами управляемого перемножителя. Объединенные первый вход (К-2)-го элемента ИЛИ и второй вход (К-1)-го элемента И являются (К-1)-м управляющим входом управляемого перемножителя. Первые входы К-1 элементов И являются соответствующими К-1 информационными входами управляемого перемножителя.

Арифметический блок состоит из сумматора по модулю два и N перемножителей. Выходы перемножителей соединены с соответствующими N входами сумматора по модулю два. Выход сумматора по модулю два является выходом блока. Первые входы N элементов И являются соответствующими N первыми информационными входами арифметического блока. Вторые входы N элементов И являются соответствующими N вторыми информационными входами арифметического блока. Дополнительный вход сумматора по модулю два является дополнительным входом арифметического блока.

Перечисленная новая совокупность существенных признаков обеспечивает повышение частотной и энергетической эффективности и помехоустойчивости ансамблей сигналов за счет оперативного изменения длительности формируемых сигналов, при сохранении их числа и занимаемой полосы частот, а также увеличения числа формируемых сигналов с переходом к формированию биортогональных ансамблей.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявленное изобретение поясняется чертежами, где: фиг. 1 - структурная схема формирователя многочастотных сигналов; фиг. 2 - структурная схема регистров; фиг. 3 - структурная схема формирования кодов Уолша; фиг. 4 - структурная схема блока формирования кода Уолша при N=3; фиг. 5 - структурная схема переключателей; фиг. 6 - структурная схема блока формирования ортогональной последовательности; фиг. 7 - структурная схема блока формирования последовательностей Уолша; фиг. 8 - структурная схема блока коммутации тактовых последовательностей; фиг. 9 - структурная схема управляемого перемножителя;
фиг. 10 - структурная схема арифметического блока;
фиг. 11 - структурная схема многочастотного модулятора.

Заявленный формирователь многочастотных сигналов, показанный на фиг. 1, состоит из генератора тактовых импульсов 1, первого 2 и второго 3 элементов НЕ, первого 4 и второго 5 элементов ИЛИ, первого 6, второго 7 и третьего 8 регистров, первого 9 и второго 10 элементов И, первого 11, второго 12 и третьего 13 триггеров, элемента ИЛИ-НЕ 14, блока формирования кодов Уолша (БФКУ) 15, блока формирования ортогональной кодовой последовательности (БФОКП) 16, счетчика 17, М сумматоров по модулю два 18₁ - 18_M, где М=2,^N a N≥2, арифметического блока 19 и многочастотного модулятора 20. Выход генератора тактовых импульсов 1 соединен с тактовыми входами (входы C) первого и третьего триггеров 11, 13, тактовым входом (вход C) блока формирования ортогональной кодовой последовательности 16, тактовым входом (вход C) блока формирования кодов Уолша 15 и тактовым входом третьего регистра 8. Выход первого триггера 11 соединен с первым входом элемента ИЛИ-НЕ 14, выход которого соединен с тактовыми входами (входы C) первого 6 и второго 7 регистров, и тактовым входом (вход C) второго триггера 12, с входами "установка в ноль" (входы R) блока формирования кодов Уолша 15, счетчика 17, блока формирования ортогональной кодовой последовательности 16, и информационным входом (вход D) третьего триггера 13. N выходов счетчика 17 подключены к соответствующим N вторым информационным входам арифметического блока 19, а N-й выход счетчика подключен ко второму входу элемента ИЛИ-НЕ 14 и второму входу первого элемента ИЛИ 4. N выходов первого регистра 6 подключены к соответствующим N первым информационным входам арифметического блока 19 и N соответствующими вторым информационным входам блока формирования кодов Уолша 15. Выход арифметического блока 19 соединен с объединенными первыми входами сумматоров по модулю два 18₁-18_M, М выходов блока формирования кодов Уолша 15 подключены ко вторым входам соответствующих М сумматоров по модулю два 18₁-18_M, выходы которых соединены с соответствующими М информационными входами третьего регистра 8, М выходов которого соединены с соответствующими М информационными входами многочастотного модулятора 20, М выходов которого являются М соответствующими выходами 25 устройства. К выходов второго регистра 7, где К≥3, соединены с соответствующими K входами второго элемента ИЛИ 5 и соответствующими K информационными входами блока формирования ортогональной кодовой последовательности 16. Тактовый выход блока формирования ортогональной кодовой последовательности 16 подключен к счетному входу (вход C) счетчика 17, а информационный выход блока формирования ортогональной кодовой последовательности 16 подключен к дополнительному входу арифметического блока 19. Выход второго элемента ИЛИ 5 соединен с управляющим входом блока формирования кодов Уолша 15 и входом второго элемента НЕ 3, выход которого соединен с первым входом второго элемента И 10. Выход первого триггера 11 соединен со вторым входом второго элемента И 10, выход которого соединен со входом первого элемента НЕ 2 и первым входом первого элемента ИЛИ 4. Выход первого элемента ИЛИ 4 соединен с входом "установка в ноль" (вход R) первого триггера 11. Выход первого элемента НЕ 2 соединен со вторым входом первого элемента И 9, выход которого подключен к входу "установка в единицу" (вход S) первого триггера 11. Выход третьего триггера 13 соединен с входом "установка в ноль" многочастотного модулятора 20. Выход второго триггера 12 подключен к первому информационному входу блока формирования кодов Уолта 15. Первый вход 21 первого элемента И 9 является входом "запуск" устройства. N информационных входов 22 первого регистра 6 являются первыми N информационными входами устройства. К информационных входов 23 второго регистра 7 являются вторыми К информационными входами устройства. Информационный вход 24 второго триггера 12 является третьим информационным входом устройства.

Генератор тактовых импульсов 1 предназначен для формирования импульсов определенной длительности. Он может быть реализован, как описано в книге Л. М. Гольденберга, Ю.Т. Бутыльского, М.Х. Поляка "Цифровые устройства на интегральных схемах в технике связи" (М.: Связь, 1979, с. 72-76, рис. 3.14).

Регистры 6, 7 предназначены для ввода и хранения адресного кода и кода длины соответственно, а регистр 8 для хранения манипуляционного кода. Регистры 6, 7, 8 могут быть реализованы в соответствии со схемой приведенной на фиг. 2. Они состоят из соответствующего числа D триггеров, причем информационные входы (входы D) соответствующих триггеров являются соответствующими информационными входами регистра, объединенные тактовые входы (входы C) триггеров являются тактовым входом регистра, а выходы соответствующих триггеров являются соответствующими выходами регистра.

Триггер 11 совместно с элементами ИЛИ 4, И 9, 10, ИЛИ-НЕ 14 предназначен для организации управления запуском и остановкой работы счетчика 17 и блоков 15, 16 устройства, записью информации в регистры 6, 7 и триггер 12 и состоянием триггера 13. Он может быть реализован в виде синхронного двухступенчатого RS триггера на элементах И-НЕ, как описано в книге П.Г. Королева, Л. Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 148-151, рис 5.16).

Триггер 12 предназначен для ввода и хранения информационного символа. Триггер 13 предназначен для задержки на один такт управляющего сигнала с выхода элемента ИЛИ-НЕ 14 и управления работой многочастотного модулятора 20. Триггеры 12, 13, а также триггеры, составляющие регистры 6, 7, 8 могут быть реализованы в виде D-триггеров, как описано в книге П.Г. Королева, Л.Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 161-162, рис 5.23,в).

Блок формирования кодов Уолша 15 (БФКУ), показанный на фиг. 3, предназначен для формирования ортогональных М-разрядных параллельных кодов и состоит из счетчика 15.1, N переключателей 15.2₁-15.2_N и М-1 сумматоров по модулю два 15.3₁ - 15.3_M-1. N выходов счетчика 15.1 подключены к первым информационным входам соответствующих N переключателей 15.2₁-15.2_N. Выход каждого i-го переключателя 15.2₁, где i=l, 2,...,N соединен с первыми входами j-x сумматоров по модулю два 15.3_j, где j - положительные целые числа, удовлетворяющие условию 2^i-1 ≅ j < 2ⁱ, причем выходы g-x сумматоров по модулю два 15.3_g, где g - целые числа, удовлетворяющие условию 1 ≅ g < M/2, соединены со вторыми входами p-x сумматоров по модулю два 15.3_p, где p - целые числа, определяемые выражением p=2^q+g, причем q - целые числа, удовлетворяющие условию g < 2^q < M. Объединенные вторые входы сумматоров по модулю два с номерами, равными 2^s где s - целые числа, удовлетворяющие условию 0 ≅ s < N, являются первым информационным входом и первым выходом блока формирования кодов Уолша 15. Счетный вход (вход С) счетчика 15.1 является тактовым входом блока формирования кодов Уолша 15. Вход "установка в ноль" (вход R) счетчика является входом "установка в ноль" блока формирования кодов Уолша 15, объединенные управляющие входы N переключателей 15.2₁-15.2_N, являются управляющим входом блока формирования кодов Уолша 15. Вторые информационные входы N переключателей 15.2₁ - 15.2_N являются соответствующими вторыми N информационными входами блока формирования кодов Уолша 15, а выходы l-х сумматоров по модулю два 15.2_l где l - положительные целые числа, удовлетворяющие условию 1 ≅ l < М, являются (l+1)-ми выходами блока формирования кодов Уолша 15. Например, при N=3 блок формирования кодов Уолша 15, структурная схема которого показана на фиг. 4, состоит из счетчика 15.1, трех переключателей 15.2₁-15.2₃ и семи сумматоров по модулю два 15.3₁-15.3₇. Три выхода счетчика 15.1 подключены к первым информационным входам соответствующих трех переключателей 15.2₁-15.2₃. Выход каждого i-го переключателя 15.2_i, где i=1,2,3 соединен с первыми входами j-x сумматоров по модулю два 15.3_j, где j - положительные целые числа, удовлетворяющие условию 2^i-1 ≅ j < 2ⁱ. Таким образом, выход переключателя с номером i=1 подключен к первым входам сумматоров по модулю два с номерами, удовлетворяющими условию 2^1-1 ≅ j < 2¹ (или в преобразованном виде 1≅ j < 2), то есть к сумматору по модулю два с номером j= l. Выход переключателя с номером i=2 подключен к первым входам сумматоров по модулю два с номерами, удовлетворяющими условию 2^2-1 ≅ j < 2² (или в преобразованном виде 2≅ j < 4), то есть к сумматорам по модулю два с номерами j=2,3. Выход переключателя с номером i=3 подключен к первым входам сумматоров по модулю два с номерами, удовлетворяющими условию 2^3-1 ≅ j < 2³ (или в преобразованном виде 4 ≅ j < 8), то есть к сумматорам по модулю два с номерами j=4,5,6,7. Выходы g-x сумматоров по модулю два 15.3_g, где g - целые числа, удовлетворяющие условию 1 ≅ g < M/2=4, соединены со вторыми входами p-x сумматоров по модулю два 15.3_p, где p - целые числа, определяемые выражением p=2^q+g, причем q - целые числа, удовлетворяющие условию g < 2^q < 8. Таким образом, для описываемого примера рассматриваются выходы сумматоров по модулю два с номерами g= 1,2,3. Причем выход сумматора с номером g=1 подключен ко вторым входам сумматоров по модулю два с номерами p= 2^q+1, где q удовлетворяет условию 1 < 2^q < 8 (то есть q=1,2 и соответственно p= 3,5). Выход сумматора по модулю два с номером g=2 подключен кo второму входу сумматора по модулю два с номером p = 2^q+2, где q удовлетворяет условию 2 < 2^q < 8 (то есть q=2 и соответственно p=6). Выход сумматора по модулю два с номером g=3 подключен ко второму входу сумматора по модулю два с номером p = 2^q + 3, где q удовлетворяет условию 3 < 2^q < 8 (то есть q=2 и, соответственно, p= 7). Объединенные вторые входы сумматоров по модулю два с номерами, равными 2^s, где s - целые числа, удовлетворяющие условию 0 ≅ s < 3, являются первым информационным входом и первым выходом блока формирования кодов Уолша 15. Таким образом, объединенные вторые входы сумматоров по модулю два с номерами, равными 2⁰=1, 2¹=2, 2²=4, являются первым информационным входом и первым выходом блока, так как значения 0, 1, 2 удовлетворяют условию 0≅s<3. Счетный вход (вход C) счетчика 15.1 является тактовым входом блока формирования кодов Уолша 15. Вход "установка в ноль" (вход R) счетчика является входом "установка в ноль" блока формирования кодов Уолша 15, объединенные управляющие входы переключателей 15.2₁, 15.2₂, 15.2₃ являются управляющим входом блока формирования кодов Уолша 15, вторые информационные входы трех переключателей 15.2₁, 15.2₂, 15.2₃ являются соответствующими вторыми тремя информационными входами блока формирования кодов Уолша 15, а выходы l-х сумматоров по модулю два 15.2_l, где l - положительные целые числа, удовлетворяющие условию 1 ≅ l < 8, являются (l+1)-ми выходами блока формирования кодов Уолша 15 (выход первого сумматора по модулю два - вторым выходом блока, выход второго - третьим и т.д., выход сумматора по модулю два с номером l=7 является восьмым выходом блока).

Переключатели 15.2₁-15.2_N предназначены для управления входами блока формирования кодов Уолша и могут быть реализованы в соответствии со схемой, приведенной на фиг. 5. Они состоят из первого 15.2.1 и второго 15.2.2 элементов И, элемента НЕ 15.2.3 и элемента ИЛИ 15.2.4, причем выходы элементов И 15.2.1 и 15.2.2 соединены с соответствующими входами элемента ИЛИ 15.2.4, выход которого является выходом переключателя, первые входы первого 15.2.1 и второго 15.2.2 элементов И являются соответственно первым и вторым информационными входами переключателя, выход элемента НЕ 15.2.3 подключен кo второму входу второго элемента И 15.2.2, объединенные второй вход первого элемента И 15.2.1 и вход элемента НЕ 15.2.3 являются управляющим входом переключателя.

Блок формирования ортогональной кодовой последовательности (БФОКП) 16, показанный на фиг. 6, предназначен для формирования последовательности, являющейся суммой по модулю два ортогональных кодовых последовательностей кратной длины и состоит из К-1 элементов ИЛИ 16.1₁ -16,1_K-1, К счетчиков 16.2₁ - 16.2_K, K-1 элементов И 16.3₁-16.3_K-1, K-1 блоков формирования последовательностей Уолша 16.4₁ - 16.4_K-1, блока коммутации тактовых последовательностей (БКТП) 16.5 и управляемого перемножителя (УП) 16.6. N выходов Φ-х счетчиков 16,2_Φ, где Φ = 1,2,...,K-1 соединены с соответствующими N информационными входами Φ-х блоков формирования последовательностей Уолша 16,4_Φ и N входами Φ-х элементов И 16,3_Φ, а N выходов (Φ+1)-x счетчиков 16,2_Φ+1 соединены с соответствующими N управляющими входами Φ-х блоков формирования последовательностей Уолша 16,4_Φ. Выходы K-1 блоков формирования последовательностей Уолша 16.4₁-16.4_K-1 соединены с соответствующими K-1 информационными входами управляемого перемножителя 16.6, выход которого является информационным выходом блока. Выходы Φ-х элементов И 16,3_Φ соединены соответственно с первыми входами Φ-х элементов ИЛИ 16,1_Φ, тактовыми входами (Φ+1)-x счетчиков 16,2_Φ+1 и (Φ+1)-ми информационными входами блока коммутации тактовых последовательностей 16.5. Выход блока коммутации тактовых последовательностей 16.5 является тактовым выходом блока. Выходы ψ-x элементов И 16,3_ψ, где ψ = 2,3,...,K-2, соединены с (N+1)-ми входами (ψ+1)-x элементов И 16,3_ψ+1, а выходы Φ-x элементов ИЛИ 16,1_Φ соединены с входами "установка в ноль" соответствующих Φ-x счетчиков 16,2_Φ. Объединенные вход "установка в ноль" K-го счетчика 16.2_K и вторые входы элементов ИЛИ 16.1₁-16.1_K-1 являются входом "установка в ноль" блока формирования ортогональной кодовой последовательности, а объединенные первый информационный вход блока коммутации тактовых последовательностей 16.5, тактовый вход первого счетчика 16.₁ и (N+1)-й вход первого элемента И 16.3₁ являются тактовым входом БФОКП. Объединенные (Φ+1)-e управляющие входы блока коммутации тактовых последовательностей 16.5 и Φ-e управляющие входы управляемого перемножителя 16.6 являются (Φ+1)-ми управляющими входами блока формирования ортогональной кодовой последовательности, а первый вход блока коммутации тактовых последовательностей 16.5 является первым управляющим входом блока формирования ортогональной кодовой последовательности.

Блок формирования последовательностей Уолша 16.4 предназначен для формирования из сигналов, поступающих на его информационные входы с соответствующего счетчика последовательностей Уолша, номер которых определяется значениями сигналов, поступающих на его управляющие входы. Данный блок может быть реализован в соответствии со схемой приведенной на фиг. 7. Он состоит из сумматора по модулю два 16.4.2 и N элементов И 16.4.1₁ - 16,4.1_N, выходы которых соединены с соответствующими N входами сумматора по модулю два 16.4.2, выход которого является выходом блока формирования последовательностей Уолша, первые входы N элементов И 16.4.1₁-16.4.1_N являются соответствующими N управляющими входами блока формирования последовательностей Уолша, а вторые входы N элементов И 16.4.1₁-16.4.1_N - являются соответствующими N информационными входами блока формирования последовательностей Уолша.

Блок коммутации тактовых последовательностей (БКТП) 16.5, показанный на фиг. 8, предназначен для выделения тактовой последовательности с частотой, определяемой номером ненулевого разряда регистра 7. Он состоит из элемента ИЛИ 16.5.2 и К элементов И 16.5.1₁-16.5.1_K, выходы которых являются соответствующими К входами элемента ИЛИ 16.5.2, выход которого является выходом блока коммутации тактовых последовательностей, причем первые входы K элементов И 16.5.1₁-16.5.1_K являются соответствующими K управляющими входами блока коммутации тактовых последовательностей, а вторые входы К элементов И 16.5.1₁-16.5.1_K являются соответствующими K информационными входами блока коммутации тактовых последовательностей.

Управляемый перемножитель (УП) 16.6, показанный на фиг. 9, предназначен для объединения последовательностей Уолша, формируемых блоками 16.4₁-16.4_K-1, в ортогональную кодовую последовательность в соответствии с номерами. Он состоит из К-2 элементов ИЛИ 16.6.1₁-16.6.1_K-2, K-1 элементов И 16.6.2₁-16.6.2_K-1 и сумматора по модулю два 16.6.3, причем выходы K-1 элементов И 16.6.2₁ - 16.6.2_K-1 являются соответствующими K-1 входами сумматора по модулю два 16.6.3, выход которого является информационным выходом управляемого перемножителя, выходы К-2 элементов ИЛИ 16.6.1₁-16.6.1_K-2, соединены со вторыми входами К-2 соответствующих элементов И 16.6.2₁-16.6.2_K-1, а выходы ψ-x элементов ИЛИ 16.6.1_ψ соединены с первыми входами (ψ-1)-x элементов ИЛИ 16,6,1_ψ-1, вторые входы K-2 элементов ИЛИ 16.6.1₁ - 16.6.1_K-2 являются соответствующими K-2 управляющими входами управляемого перемножителя, объединенные первый вход (K-2)-го элемента ИЛИ 16.6.1_K-2 и второй вход (K-1)-го элемента И 16.6.2_K-1 являются (K-1)-м управляющим входом управляемого перемножителя, а первые входы К-1 элементов И 16.6.2₁ - 16.6.2_K-1 являются соответствующими K-1 информационными входами управляемого перемножителя.

Арифметический блок 19, показанный на фиг. 10, предназначен для формирования производящего кода. Он состоит из N перемножителей 19.1₁-19.1_N и сумматора по модулю два 19.2. Выходы N перемножителей 19.₁-19.1_N соединены с соответствующими N входами сумматора по модулю два 19.2, выход которого является выходом арифметического блока 19, первые входы N перемножителей 19.1₁-19.1_N являются соответствующими N первыми информационными входами арифметического блока 19, вторые входы N перемножителей 19.1₁-19.1_N являются соответствующими N вторыми информационными входами арифметического блока 19, а дополнительный вход сумматора по модулю два 19.2 является дополнительным входом арифметического блока.

Перемножители 19.1₁-19.1_N могут быть реализованы, в виде элементов И, как описано в книге А.Н. Старостина "Импульсная техника" (М.: Высшая школа, 1973, с. 162-163, рис. 6.20).

Многочастотный модулятор 20 предназначен для формирования составляющих сигналов, ортогональность которых инвариантна к фазовым сдвигам, и может быть реализован в соответствии со схемой, приведенной на фиг. 11. Он состоит из М балансных смесителей 20.1₁-20.1_M, М ключей 20.2₁-20.2_M и синтезатора эквидистантной сетки частот (СЭСЧ) 20.3. М выходов синтезатора эквидистантной сетки частот 20.3 соединены с информационными входами ключей 20.2₁-20.2_M, объединенные управляющие входы которых являются входом "установка в ноль" многочастотного модулятора 20. Выходы М ключей 20.2₁-20.2_M соединены со вторыми информационными входами соответствующих М балансных смесителей 20.1₁-20.1_M, первые информационные входы которых являются информационными входами многочастотного модулятора, а выходы соответствующих балансных смесителей являются выходами 25 устройства.

Балансные смесители 20.1₁-20.1_M, предназначенные для манипуляции частот синтезатора эквидистантной сетки частот по фазе кодом, могут быть реализованы, как описано в книге под общей редакцией Н.Л. Теплова "Нелинейные радиотехнические устройства. Часть 1" (М. : Воениздат, 1982, с. 130, рис. 4.28).

Ключи 20.2₁-20.2_M, предназначенные для осуществления коммутации (замыкания и размыкания) участка цепи от СЭСЧ к балансным смесителям, могут быть реализованы, как описано в книге П.Г. Королева, Л.Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 64-66, рис. 4.2,а).

Синтезатор эквидистантной сетки частот 20.2 предназначен для формирования наборов колебаний, равноотстоящих друг от друга по частоте. Может быть реализован, как описано в статье И.Е. Байдана, В.М. Захарова, Ю.И. Чистякова "Формирование набора колебаний, эквидистантных по частоте" (Электросвязь, 1984, N 6, с. 49-52, рис. 1).

Элементы НЕ 2, 3, 15.2.3 реализуются как элементы И-ИЛИ-НЕ с объединенными входами, как описано в книге Королева П.Г., Стащука Л.Д. "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 102-104, рис. 4.18,в).

Элементы ИЛИ 4, 5, 15.2.4, 16.1₁ - 16.1_K-1, 16.5.2, 16.6.1₁-16.6.1_K-2 могут быть реализованы, как описано в книге В.И. Шляпоберского "Основы техники передачи дискретных сообщений" (М.: Связь, 1973, с. 44, 48-50, рис. 2.4, 2.7,2.8).

Элементы И 9, 10, 15.2.1, 15.2.2, 16.3₁-16.3_K-1, 16.4.1₁-16.4.1_N, 16.6.2₁-16.6.2_K-1, 16.5.1₁-16.5.1_K могут быть реализованы, как описано в книге А. Н. Старостина "Импульсная техника" (М.: Высшая школа, 1973, с. 162-163, рис. 6.20).

Элемент ИЛИ-НЕ 14 может быть реализован, как описано в книге П.Г. Королева, Л. Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 98-101, рис. 4.15,а).

Счетчики 15.1, 16.2₁-16.2_K, 17 предназначены для подсчета количества поступающих на вход импульсов и представления результатов счета в определенном коде. Реализуются, как описано в книге Н.Г. Королева, Л.Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, с. 267-268, рис. 8.11,а).

Сумматоры по модулю два 15.3_M-1, 16.4.2, 16.6.3, 18₁-18_M предназначены для образования на выходе сигнала, соответствующего двоичному значению суммы двоичных входных сигналов. Могут быть реализованы, как описано в книге П.Г. Королева, Л.Д. Стащука "Нелинейные радиотехнические устройства военной техники связи. Часть 2. Импульсная и цифровая техника" (М.: Воениздат, 1984, c. 255-256, рис. 9.6 а,б).

Заявленное устройство работает следующим образом.

В исходном состоянии генерируемая последовательность тактовых импульсов с выхода генератора тактовых импульсов 1 поступает на входы третьего регистра 8, первого 11 и второго 13 триггеров, блока формирования кодов Уолша 15 и блока формирования ортогональной кодовой последовательности 16. Первый триггер 11 находится в нулевом состоянии, поэтому на выходе элемента ИЛИ-НЕ 14 образуется сигнал логической единицы, а на выходе второго элемента И 10 образуется сигнал логического нуля. Сигнал логической единицы с выхода элемента ИЛИ-НЕ 14 запрещает работу блоку формирования кодов Уолша 15, блоку формирования ортогональной кодовой последовательности 16 и счетчику 17 и разрешает смену состояния первого и второго регистров 6 и 7 и второго триггера 12. На выходе первого элемента НЕ 2 образуется сигнал логической единицы. Так как с входа "запуск" 21 поступает логический нуль, на выходе первого элемента И 9 образуется сигнал логического нуля. На входы первого элемента ИЛИ 4 поступают логические нули, следовательно, на выходе сформируется сигнал логического нуля. На выходе второго элемента ИЛИ 5 образуется сигнал логического нуля. На выходе второго элемента НЕ 3 образуется сигнал логической единицы. С выхода арифметического блока 19 на объединенные первые входы сумматоров по модулю два 18₁-18_M поступает сигнал логического нуля. С M выходов блока формирования кодов Уолша 15 поступают сигналы логического нуля на вторые входы соответствующих сумматоров по модулю два 18₁-18_M, на выходе которых образуются сигналы логических нулей. Все разряды третьего регистра 8 установлены в нуль. Третий триггер 13 находится в единичном состоянии, поэтому сигнал логической единицы с его выхода запрещает работу многочастотного модулятора 20.

При поступлении на вход "запуск" 21 устройства сигнала логической единицы на выходе первого элемента И 9 образуется сигнал логической единицы, который поступает на вход "установка в единицу" первого триггера 11, и при поступлении от генератора тактовых импульсов 1 очередного тактового импульса по его заднему фронту первый триггер 11 перейдет в единичное состояние. На выходе элемента ИЛИ-НЕ 14 установится сигнал логического нуля, разрешающий работу блоку формирования кодов Уолша 15, блоку формирования ортогональной кодовой последовательности 16 и счетчику 17. Это же изменение на выходе элемента ИЛИ-НЕ 14 сигнала с логической единицы на логический нуль приведет к тому, что в первом и втором регистрах 6 и 7, втором триггере 12 будут запомнены их текущие состояния, обусловленные поступавшими в этот момент на их информационные входы сигналами. Сигналы с выхода второго регистра 7, определяющие код длительности, поступают на входы второго элемента ИЛИ 5. В результате на выходе второго элемента ИЛИ 5 сформируется сигнал логического нуля (если все разряды второго регистра 7 установлены в нуль) или логической единицы (в случае, если хотя бы один из разрядов второго регистра 7 установлен в единицу). С выхода второго элемента ИЛИ 5 этот сигнал поступит на управляющий вход блока формирования кодов Уолша 15 и вход второго элемента НЕ 3, определяя дальнейший режим работы устройства.

В случае если все разряды второго регистра 7 были нулевыми, и на выходе второго элемента ИЛИ 5 по окончании первого тактового импульса был сформирован сигнал логического нуля, то, поступив на управляющий вход блока формирования кодов Уолша 15, этот сигнал вызовет прохождение через переключатели 15.2₁-15.2_N блока формирования кодов Уолша 15 сигналов, которые установились на выходе первого регистра 6. В результате на выходе блока через время, определяемое задержкой срабатывания сумматоров по модулю два 15.3₁-15.3_M-1, будет сформирован код из числа ортогональных кодовых комбинаций Уолша, соответствующий коду адреса записанному в первый регистр 6, и значению информационного разряда, записанного во второй триггер 12. Одновременно сигнал с выхода элемента ИЛИ 5 поступит на вход второго элемента НЕ 3, на выходе которого сформируется сигнал логической единицы, который в свою очередь поступит на первый вход второго элемента И 10, на втором входе которого сформируется сигнал логической единицы, поступающий с выхода первого триггера 11. В результате на выходе второго элемента И 10 сформируется сигнал логической единицы, который поступит на вход первого элемента НЕ 2 и первый вход первого элемента ИЛИ 4.

Таким образом, к моменту прихода очередного тактового импульса на входах первого триггера 11 сформируются сигналы, определяющие его переход в нулевое состояние (сигнал логического нуля на входе S и сигнал логической единицы на входе R), на входе D третьего триггера 13 - сигнал логического нуля, а на выходе блока формирования кода Уолша 15 - ортогональные М-разрядные параллельные коды, поступающие на вторые входы сумматоров по модулю два 18₁-18_M. На первые входы сумматоров по модулю два 18₁-18_M с выхода арифметического блока 19 поступает производящий код в соответствии с поступающими на первые информационные входы арифметического блока 19 от регистра 6 адресным кодом, на вторые информационные входы через счетчики 17 от блока коммутации тактовых последовательностей 16.5 сформированной последовательности тактовых импульсов требуемой скважности и на дополнительный вход арифметического блока 19 от управляемого перемножителя 16.6 объединенной последовательности Уолша в виде кода соответствующей длины. На информационных входах третьего регистра 8 сформируется соответствующий код Уолша. По переднему фронту тактового импульса в третий регистр 8 будет записан сформированный код, а по его заднему фронту, сработают первый 11 и третий триггеры 13, которые перейдут в нулевое состояние. Нулевое состояние на выходе первого триггера 11 вызовет появление на выходе элемента ИЛИ-НЕ 14 сигнала логической единицы, запрещающего работу блоку формирования кодов Уолша 15, блоку формирования ортогональной кодовой последовательности 16 и счетчику 17 и обеспечивающий запись в первый и второй регистры 6, 7 и второй триггер 12 очередных состояний. Сигнал логического нуля, появившийся на выходе третьего триггера 13, поступит на вход "установка в ноль" многочастотного модулятора 20, приведет к срабатыванию ключей 20.2₁-20.2_M и обеспечит прохождение эквидистантной сетки частот от синтезатора эквидистантной сетки частот 20.3 на вторые информационные входы балансных смесителей 20.1₁-20.1_M, в них на каждую из М частот накладывается манипуляция по фазе кодом, записанным в третий регистр 8, поступающим на соответствующий вход многочастотного модулятора 20. На выходе многочастотного модулятора 20 сформируется многочастотный фазоманипулированный сигнал. Спустя еще один такт работы устройства на управляющем входе многочастотного модулятора 20 появится сигнал логической единицы, который пройдет через третий триггер 13 с выхода элемента ИЛИ-НЕ 14 и приведет к установке устройства в исходное состояние. Таким образом, за два такта работы устройство сформирует многочастотный сигнал требуемой длительности (один такт).

В случае, если в момент окончания первого тактового импульса один из разрядов второго регистра 7 будет установлен в единичное состояние, и в результате на выходе второго элемента ИЛИ 5 будет сформирован сигнал логической единицы, то, пройдя через второй элемент НЕ 3, он заблокирует выход второго элемента И 10 и предотвратит переход первого триггера 11 в нулевое состояние при поступлении второго тактового импульса. Таким образом, начиная со второго тактового импульса счетчик 15.1 блока формирования кодов Уолша 15, счетчики 16.2_i блока формирования ортогональной кодовой последовательности 16 и счетчик 17 начнут изменять свои состояния. Кроме того, единичный сигнал с выхода второго элемента ИЛИ 5, поступая на управляющий вход блока формирования кодов Уолша 15, обеспечит прохождение через переключатели 15.2 сигналов с выхода счетчика 15.1.

Таким образом, в течениe 2^Z(N-1) тактов, где Z - номер ненулевого разряда второго регистра 7, блок формирования кодов Уолша 15 будет периодически формировать 2^N кодов Уолша, а блок формирования ортогональной кодовой последовательности 16 - формировать производящую последовательность. Через 2^Z(N-1) тактов работы устройства на N-ом выходе счетчика 17 появится сигнал логической единицы, поэтому при прохождении (2^Z(N-1)+1)-го тактового импульса первый триггер 11 перейдет в нулевое состояние. Однако состояние на выходе элемента ИЛИ-НЕ 14 не будет меняться еще 2^Z(N-1) тактов, так как сигнал логической единицы будет сохраняться на втором входе этого элемента. Через 2^ZN тактов работы устройства на N-ом выходе счетчика 17 установится нулевое состояние, что вызовет появление сигнала логической единицы на выходе элемента ИЛИ-НЕ 14. Поэтому при поступлении 2^N+1-го тактового импульса устройство вернется в исходное состояние.

Блок формирования ортогональной кодовой последовательности (БФОКП) 16 работает следующим образом. При поступлении на один из информационных входов блока, от второго регистра 7 (например, на вход Z) сигнала логической единицы, и поступлении на вход "установка в ноль" блока, от элемента ИЛИ-НЕ 14, сигнала логического нуля БФОКН 16 начинает формировать кодовую последовательность. При этом, начиная со второго такта работы устройства, счетчики 16.2₁-16.2_K начинают изменять свои состояния. Каждому u-му значению счетчика 16.2_i соответствует сигнал, в свою очередь соответствующий u-му элементу v-той последовательности Уолша, где u - номер состояния i-го счетчика, a v - номер состояния (i+1)-го счетчика. Таким образом, на один такт работы (i+1)-го счетчика приходится N тактов работы i-го счетчика. Формируемые блоками формирования последовательностей Уолша 16.4₁-16.4_Z последовательности суммируются в управляемом перемножителе 16.6. На выход блока формирования ортогональной кодовой последовательности 16 поступает последовательность тактовых импульсов с блока коммутации тактовых последовательностей 16.5, являющаяся исходной тактовой последовательностью прореженной в MZ раз.

Работу блоков формирования последовательности Уолша 16.4₁ - 16.4_K-1 рассмотрим на примере Φ-го блока формирования последовательности Уолша. Блок работает следующим образом. Сигналы с уровнями логической единицы или нуля, поступающие на информационные входы блока с счетчика 16,2_Φ и представляющие собой параллельный N-разрядный двоичный код номера элемента в последовательности, поступают на первые входы соответствующих N элементов И 16.4.1₁-16.4.1_N. Одновременно сигналы с N выходов (Φ+1)-го счетчика 16,2_Φ+1 к соответствующим N управляющим входам блока поступают на вторые входы соответствующих N элементов И 16.4.1₁-16.4.1_N. Поступающие на первые и вторые входы элементов И 16.4.1₁-16.4_N сигналы перемножаются, и полученные в результате сигналы поступают на соответствующие N входов сумматора по модулю два 16.4.2, на выходе которого, являющемся выходом блока, формируется сигнал, соответствующий элементу последовательности Уолша, номер которого определяется значением сигналов на информационных входах блока, а номер последовательности определяется значением сигналов на управляющих входах блока.

Блок коммутации тактовых последовательностей (БКТП) 16.5 формирует последовательности тактовых импульсов требуемой скважности, которая определяется номером его управляющего входа, на который поступает сигнал логической единицы. Сигнал логической единицы от элементов И 16.3₁ - 16.3_K-1, с G-го входа блока поступает на второй вход, соответствующего элемента И 16.5.1_G, открывая его для последовательности тактовых импульсов, поступающих на соответствующий G-тый информационный вход, от второго регистра 7. Таким образом, последовательность тактовых импульсов с G-го информационного входа БКТП 16.5 проходит через соответствующий G-ый элемент И 16.5.1_G и далее через элемент ИЛИ 16.5.2 на выход блока коммутации тактовых последовательностей 16.5.

Управляемый перемножитель 16.6 объединяет G последовательностей Уолша, формируемых блоками формирования последовательности Уолша 16.4₁-16.4_G, где 0 < G < K - номер управляющего входа блока, на который поступает сигнал с уровнем логической единицы с выхода второго регистра 7. Управляемый перемножитель 16.6 работает следующим образом. Если сигнал логической единицы поступает на вход блока с номером, меньшим K, то он поступает на вход соответствующего элемента ИЛИ 16.6.1_G и проходит через все элементы ИЛИ с номерами 16.6.1_g, где g < G, что приводит к появлению на их выходах сигналов с уровнем логической единицы. Сигналы логической единицы с выходов элементов ИЛИ 16.6.1g поступают на вторые входы соответствующих элементов И 16.6.2_g, открывая их для сигналов последовательностей Уолша, поступающих на их первые входы с соответствующих информационных входов управляемого перемножителя. Таким образом, на вход сумматора по модулю два 16.6.3 поступают последовательности Уолша только с тех информационных входов, номер которых меньше или равен G, а на его выходе, являющемся выходом управляемого перемножителя, формируется 16.6 код соответствующей длины.

Аналогичные циклы работы устройства присутствуют каждый раз при поступлении на вход "запуск" 21 сигнала логической единицы.

Таким образом, предлагаемое устройство позволяет расширить область применения формируемых ансамблей сигналов, т.е. использовать данные системы сигналов как в неадаптивных, так и в адаптивных радиосистемах передачи информации. Кроме того, оно обеспечит повышение частотной и энергетической эффективности и помехоустойчивости ансамблей сигналов, за счет оперативного изменения длительности формируемых сигналов при сохранении их числа и занимаемой полосы частот.

Формула изобретения

1. Формирователь многочастотных сигналов, содержащий генератор тактовых импульсов, первый триггер, элемент ИЛИ-НЕ, первый и второй регистры, счетчик, арифметический блок, М сумматоров по модулю два, где М = 2^N, N ≥ 2, блок формирования кодов Уолша и многочастотный модулятор, причем выход генератора тактовых импульсов соединен с тактовым входом первого триггера и тактовым входом блока формирования кодов Уолша, выход первого триггера соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с тактовыми входами первого и второго регистров, с входами "установка в ноль" блока формирования кодов Уолша и счетчика, N выходов которого подключены к соответствующим N вторым информационным входам арифметического блока, а N-ый выход счетчика соединен с вторым входом элемента ИЛИ-НЕ, N выходов первого регистра подключены к соответствующим N первым информационным входам арифметического блока, выход которого соединен с первыми входами М сумматоров по модулю два, М выходов блока формирования кодов Уолша подключены ко вторым входам соответствующих М сумматоров по модулю два, М выходов многочастотного модулятора являются М выходами устройства, N информационных входов первого регистра являются первыми N информационными входами устройства, а К информационных входов второго регистра, где К ≥ 3, являются вторыми К информационными входами устройства, отличающийся тем, что дополнительно введены первый и второй элементы НЕ, первый и второй элементы И, первый и второй элементы ИЛИ, второй и третий триггеры, третий регистр и блок формирования ортогональной кодовой последовательности, причем выход генератора тактовых импульсов соединен с тактовым входом блока формирования ортогональной кодовой последовательности, тактовыми входами третьего триггера и третьего регистра, К выходов второго регистра соединены с соответствующими К входами второго элемента ИЛИ и соответствующими К информационными входами блока формирования ортогональной кодовой последовательности, тактовый выход которого подключен к счетному входу счетчика, выход второго элемента ИЛИ соединен с управляющим входом блока формирования кодов Уолша и входом второго элемента НЕ, выход которого соединен с первым входом второго элемента И, выход первого триггера соединен с вторым входом второго элемента И, выход которого соединен с входом первого элемента НЕ и первым входом первого элемента ИЛИ, выход которого соединен с входом "установка в ноль" первого триггера, выход первого элемента НЕ соединен с вторым входом первого элемента И, выход которого подключен к входу "установка в единицу" первого триггера, N-ый выход счетчика соединен c вторым входом первого элемента ИЛИ, выход элемента ИЛИ-НЕ соединен с тактовым входом второго триггера, входом "установка в ноль" блока формирования ортогональной кодовой последовательности и информационным входом третьего триггера, выход которого соединен с входом "установка в ноль" многочастотного модулятора, выход второго триггера подключен к первому информационному входу блока формирования кодов Уолша, выходы М сумматоров по модулю два подключены к соответствующим М информационным входам третьего регистра, М выходов которого подключены к соответствующим М информационным входам многочастотного модулятора, N выходов первого регистра подключены к соответствующим N вторым информационным входам блока формирования кодов Уолша, информационный выход блока формирования ортогональной кодовой последовательности подключен к дополнительному входу арифметического блока первый вход первого элемента И является входом "запуск" устройства, а информационный вход второго триггера является третьим информационным входом устройства.

2. Устройство по п.1, отличающееся тем, что блок формирования кодов Уолша состоит из счетчика, N переключателей и М-1 сумматоров по модулю два, причем N выходов счетчика подключены к первым информационным входам соответствующих N переключателей, выход i-го переключателя, где i = 1, 2, ..., N, соединен с первыми входами j-x сумматоров по модулю два, где j - положительные целые числа, удовлетворяющие условию 2^i-1 - 1 < j < 2ⁱ, причем выходы g-x сумматоров по модулю два, где g - целые числа, удовлетворяющие условию 1 ≅ g < М/2, соединены с вторыми входами р-х сумматоров по модулю два, где р - целые числа, определяемые выражением р = 2^q+g, причем q - целые числа, удовлетворяющие условию g < 2^q < М, объединенные вторые входы сумматоров по модулю два с номерами, равными 2^s, где s - целые числа, удовлетворяющие условию 0 ≅ s < N, являются первым информационным входом и первым выходом блока формирования кодов Уолша, счетный вход счетчика является тактовым входом блока формирования кодов Уолша, вход "установка в ноль" счетчика является входом "установка в ноль" блока формирования кодов Уолша, объединенные управляющие входы N переключателей являются управляющим входом блока формирования кодов Уолша, вторые информационные входы N переключателей являются соответствующими вторыми N информационными входами блока формирования кодов Уолша, а выходы l-х сумматоров по модулю два, где l - положительные целые числа, удовлетворяющие условию 1 ≅ l < М, являются (l+1)-ми выходами блока формирования кодов Уолша.

3. Устройство по п.1, отличающееся тем, что блок формирования ортогональной кодовой последовательности состоит из К-1 элементов ИЛИ, К счетчиков, К-1 элементов И, К-1 блоков формирования последовательностей Уолша, блока коммутации тактовых последовательностей и управляемого перемножителя, причем N выходов Φ-x счетчиков, где Φ = 1, 2,..., K-1, соединены с соответствующими N информационными входами Φ-x блоков формирования последовательностей Уолша и N входами Φ-x элементов И, N выходов (Φ+1)-x счетчиков соединены с соответствующими N управляющими входами Φ-x блоков формирования последовательностей Уолша, выходы которых соединены с соответствующими К-1 информационными входами управляемого перемножителя, выход которого является информационным выходом блока формирования ортогональной кодовой последовательности, выходы Φ-x элементов И соединены соответственно с первыми входами Φ-x элементов ИЛИ, тактовыми входами (Φ+1)-x счетчиков и (Φ+1)-ми информационными входами блока коммутации тактовых последовательностей, выход которого является тактовым выходом блока, а выходы ψ-x элементов И, где ψ = 2, 3,..., K-2, соединены с (N + 1)-ми входами (ψ+1)-x элементов И, выходы Φ-x элементов ИЛИ соединены соответственно с входами "установка в ноль" Φ-x счетчиков, объединенные вход "установка в ноль" К-го счетчика и вторые входы К-1 элементов ИЛИ являются входом "установка в ноль" блока формирования ортогональной кодовой последовательности, объединенные первый информационный вход блока коммутации тактовых последовательностей, тактовый вход первого счетчика и (N+1)-й вход первого элемента И являются тактовым входом блока, объединенные (Φ+1)-е управляющие входы блока коммутации тактовых последовательностей и Φ-е управляющие входы управляемого перемножителя являются (Φ+1)-ми управляющими входами блока формирования ортогональной последовательности, первый вход блока коммутации тактовых последовательностей является первым управляющим входом блока формирования ортогональной кодовой последовательности.

4. Устройство по п.3, отличающееся тем, что блок формирования последовательностей Уолша состоит из сумматора по модулю два и N элементов И, выходы которых соединены с соответствующими N входами сумматора по модулю два, выход которого является выходом блока формирования последовательностей Уолша, первые входы N элементов И являются соответствующими N управляющими входами блока формирования последовательностей Уолша, а вторые входы N элементов И являются соответствующими N информационными входами блока формирования последовательностей Уолша.

5. Устройство по п. 3, отличающееся тем, что блок коммутации тактовых последовательностей состоит из элемента ИЛИ и К элементов И, выходы которых являются соответствующими К входами элемента ИЛИ, выход которого является выходом блока коммутации тактовых последовательностей, причем первые входы К элементов И являются соответствующими К управляющими входами блока коммутации тактовых последовательностей, а вторые входы К элементов И являются соответствующими К информационными входами блока коммутации тактовых последовательностей.

6. Устройство по п.3, отличающееся тем, что управляемый перемножитель состоит из К-2 элементов ИЛИ, К-1 элементов И и сумматора по модулю два, причем выходы К-1 элементов И являются соответствующими К-1 входами сумматора по модулю два, выход которого является выходом управляемого перемножителя, выходы К-2 элементов ИЛИ соединены со вторыми входами К-2 соответствующих элементов И, а выходы ψ-x элементов ИЛИ соединены с первыми входами (ψ-1)-x элементов ИЛИ, вторые входы К-2 элементов ИЛИ являются соответствующими К-2 управляющими входами управляемого перемножителя, объединенные первый вход (К-2)-го элемента ИЛИ и второй вход (К-1)-го элемента И являются (К-1)-м управляющим входом управляемого перемножителя, а первые входы К-1 элементов И являются соответствующими К-1 информационными входами управляемого перемножителя.

7. Устройство по п.1, отличающееся тем, что арифметический блок состоит из сумматора по модулю два и N перемножителей, выходы которых соединены с соответствующими N входами сумматора по модулю два, выход которого является выходом арифметического блока, первые входы N перемножителей являются соответствующими N первыми информационными входами арифметического блока, вторые входы N перемножителей являются соответствующими N вторыми информационными входами арифметического блока, а дополнительный вход сумматора по модулю два является дополнительным входом арифметического блока.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11