Цифровой преобразователь сигнала дифференциального емкостного датчика

 

Изобретение относится к измерительной технике и может быть использовано для измерения неэлектрических величин. Техническим результатом является повышение точности. Преобразователь содержит первичный преобразователь, блок коммутации, реверсивный счетчик, блок памяти и блок синхронизации, первичный преобразователь содержит два генератора, блок синхронизации содержит счетчики, триггер и дешифратор. 4 ил.

Изобретение относится к измерительной технике и может быть использовано для измерения неэлектрических величин, в частности измерения давления с помощью дифференциального емкостного датчика.

Известен цифровой преобразователь сигнала дифференциального емкостного датчика [1] , содержащий первичный преобразователь (ПП), блок коммутации, реверсивный счетчик, блок синхронизации, генератор счетных импульсов (ГСИ), блок памяти, декодер, дисплей, цифроаналоговый преобразователь (ЦАП), цифровой блок сравнения и блок вспомогательных цепей, причем два выхода ПП через блок коммутации соединены с первым и вторым информационными входами реверсивного счетчика, управляющий вход которого соединен с первым выходом блока синхронизации, а выход - через последовательно соединенные блок памяти и декодер с входом дисплея, выход ГСИ соединен с третьим входом блока коммутации, управляющий вход которого соединен с вторым выходом блока синхронизации, третий выход которого соединен с управляющим входом блока памяти, а вход - с первым выходом ПП, выход блока памяти соединен с входом блока вспомогательных цепей и через ЦАП и цифровой блок сравнения соответственно с первым и вторым выходами устройства.

Однако известное устройство выдает по выходу сигнал, пропорциональный разности емкостей конденсаторов дифференциального емкостного датчика, что обуславливает зависимость выходного сигнала от дрейфа параметров конструктивных элементов емкостного датчика, усреднение результата не исключает погрешность, обусловленную нестабильностью частоты ГСИ, а нелинейный характер зависимости выходного сигнала от измеряемой величины затрудняет практическое использование.

Цель изобретения - повышение помехоустойчивости, разрешающей способности и точности преобразования, получение линейной зависимости между измеряемой величиной и сигналом выхода, что достигается схемной реализацией такой функции отношения частот выходных сигналов двух генераторов, работающих на конденсаторах дифференциального емкостного датчика, которая позволяет усреднять на заданном промежутке времени величину отношения частот и линеризовать нелинейную зависимость частот от величины измеряемого параметра.

На фиг. 1 приведена схема предлагаемого устройства; на фиг.2 - схема первичного преобразователя; на фиг.3 - схема блока синхронизации; на фиг.4 - схема блока коммутации.

Устройство содержит: первичный преобразователь (ПП) 1, блок коммутации 2, реверсивный счетчик 3, блок памяти 4 и блок синхронизации 5, причем первый и второй выходы ПП соединены с первым и вторым входами блока коммутации 2 и через блок коммутации соединены с информационным входом реверсивного счетчика 3, выходы которого соединены с блоком памяти 4, первый и второй выходы ПП также соединены с первым и вторым входами блока синхронизации 5, первый выход которого соединен с входом управления считыванием блока памяти, второй выход - с входом установки начального состояния реверсивного счетчика 3, третий выход - с управляющим входом блока коммутации и входом управления режимом счета реверсивного счетчика 3.

ПП (фиг.2) содержит генератор 1.1, в состав которого входит конденсатор С₁₁, определяющий частоту генерируемого сигнала генератором 1.1, причем выход его соединен с первым выходом ПП, и генератор 1.2, в состав которого входит конденсатор C₁₂, определяющий частоту генерируемого сигнала генератором 1.2, причем выход его соединен с вторым выходом ПП.

Блок синхронизации (фиг.3) содержит счетчик 5.1, счетчик 5.2 и счетчик 5.3, дешифратор 5.4 и триггер 5.5, причем вход счетчика 5.1 соединен с первым входом блока синхронизации, а выход счетчика соединен с R-входом триггера 5.5, неинвертируемый выход которого соединен с третьим выходом блока синхронизации, а инверсный выход соединен с входами управления режимом запрета счета и установки начального состояния счетчика 5.3, вход которого соединен с вторым входом блока синхронизации, а выход - с входом установки начального состояния счетчика управления дешифратором 5.2, выходы которого поразрядно соединены с входами дешифратора 5.4, первый выход которого соединен с первым выходом блока синхронизации, второй выход - с S-входом триггера 5.5 и вторым выходом блока синхронизации, а третий выход соединен с входом запрета счета счетчика управления дешифратором 5.2.

Блок коммутации (фиг.4) содержит элемент переключения 2.1 и счетчик 2.2, причем первый вход элемента переключения соединен с первым входом блока коммутации, а второй вход через счетчик 2.2 соединен с вторым входом блока коммутации, вход управления элемента коммутации соединен с третьим входом блока коммутации.

Устройство работает следующим образом. При подключении источника питания начинается генерация генератором 1.1 импульсных сигналов с частотой f₁ и генератором 1.2 импульсных сигналов с частотой f₂, причем частоты зависят от номинала емкостей конденсаторов дифференциального емкостного датчика следующим образом: где K₁, K₂ - коэффициенты пропорциональности, зависящие от параметров элементов электрической схемы; C₁₁,C₁₂ - емкости конденсаторов дифференциального емкостного датчика.

Обработка импульсных сигналов проводится в процессе периодически повторяющихся рабочих циклов.

Начало каждого рабочего цикла характеризуется следующими исходными состояниями: - счетчик 5.1 блока синхронизации и счетчик 2.2 блока коммутации находятся в режиме постоянного счета импульсов; - счетчик 5.3 блока синхронизации находится в режиме запрета счета и предварительной установки; - счетчик управления дешифратором 5.2 блока синхронизации находится в заблокированном состоянии; - блок коммутации 2 находится в режиме разрешения на проход импульсов по второму входу; - триггер 5.5 блока синхронизации находится в состоянии лог. 1 по неинвертированному выходу;
- реверсивный счетчик 3 установлен в состояние исходного числа и в режим счета на сложение;
- блок памяти 4 находится в режиме запрета записи информации и хранения информации, записанной в предшествующем рабочем цикле.

С момента начала рабочего цикла импульсный сигнал с первого выхода ПП поступает на первый вход блока синхронизации и первый вход блока коммутации, а со второго выхода ПП импульсный сигнал поступает на второй вход блока синхронизации и второй вход блока коммутации, следовательно, с первого выхода сигнал поступает на тактовые входы счетчиков 5.1 и 5.2, а со второго выхода через счетчик 2.2 и элемент переключения 2.1 на тактовый вход реверсивного счетчика 3, где и происходит сложение текущего числа импульсов с исходным значением числа, установленного на реверсивном счетчике 3, в начале рабочего цикла.

Импульсный сигнал, поступивший на тактовый вход счетчика 5.1, после заданного деления частоты поступает на R-вход триггера 5.5, устанавливая триггер по неинвертированному выходу в состояние лог. 0, при этом блок коммутации по входу управления переводится в режим разрешения прохода сигнала по первому входу, а реверсивный счетчик 3 по входу переключения режима счета переводится в режим вычитания числа приходящих импульсов. Сигнал с инверсного выхода триггера 5.5, поступая на вход управления режимом запрета счета и вход установки начального состояния счетчика 5.3, переводит счетчик в режим деления частоты импульсного сигнала, поступающего в блок синхронизации по второму входу.

После деления частоты в счетчике 5.3, сигнал с выхода счетчика поступает на вход установки начального состояния счетчика управления дешифратором 5.2 блока синхронизации, при этом блокировка счетчика снимается и в соответствии с тактовыми импульсами счетчик 5.2 выдает поразрядно двоичный код на входы дешифратора 5.4, который в свою очередь выдает по выходам управляющие сигналы, обеспечивающие последовательное выполнение следующих операций:
- по первому выходу - параллельную перезапись накопленного в реверсивном счетчике 3 числа в блок памяти 4;
- по второму выходу - установку на реверсивном счетчике исходного числа и триггера 5.5 в состояние лог. 1 по неинвертированному выходу, а триггер в свою очередь по неинвертируемому выходу устанавливает блок коммутации 2 в режим разрешения на проход импульсов по входу 2, а также осуществляет на реверсивном счетчике 3 установку режима счета на сложение и по инверсному выходу установку режима запрета счета и предварительной установки счетчика 5.3;
- по третьему выходу - самоблокировку счетчика управления дешифратором 5.2.

Рабочий цикл завершен, информация в выходном регистре обновлена, исходные состояния элементов схемы соответствуют состояниям начала рабочего цикла.

Источники информации
1. Авторское свидетельство СССР 1613864, кл. G 01 R 27/26, 1990 - прототип.

2. Авторское свидетельство СССР 1599809, кл. G 01 R 27/26, 1990.

3. Авторское свидетельство СССР 1659909, кл. G 01 R 27/26, 1991.

Формула изобретения

Цифровой преобразователь сигнала дифференциального емкостного датчика, содержащий последовательно соединенные первичный преобразователь, блок коммутации, реверсивный счетчик и блок памяти, а также блок синхронизации, отличающийся тем, что первичный преобразователь содержит два генератора, причем генераторы работают на емкостях датчика, блок синхронизации обеспечивает последовательность операций рабочего цикла, блок коммутации обеспечивает поступление на тактовый вход реверсивного счетчика сигналов от разных генераторов при разных режимах счета счетчика и блок памяти для хранения информации на период рабочего цикла, при этом выход первого генератора соединен с тактовыми входами двух счетчиков блока синхронизации, выход первого из которых соединен с R-входом триггера, а выход счетчика управления дешифратором поразрядно соединен с входами дешифратора, выход второго генератора соединен с тактовым входом третьего счетчика блока синхронизации и тактовым входом счетчика блока коммутации, причем выход третьего счетчика блока синхронизации соединен с входом установки начального состояния счетчика управления дешифратором, неинвертируемый выход триггера соединен с входом управления блока коммутации и входом переключения режимов счета реверсивного счетчика, а инверсный выход соединен с входами управления режимом запрета счета и установки начального состояния третьего счетчика блока синхронизации, выход блока коммутации соединен с тактовым входом реверсивного счетчика, информационные выходы которого соединены с информационными входами блока памяти, первый выход дешифратора соединен с входом параллельной записи блока памяти, второй выход соединен с входом установки исходного числа реверсивного счетчика и S-входом триггера, а третий выход соединен с входом запрета счета счетчика управления дешифратором.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4