Устройство для управления передачей данных по радиоканалу

 

Изобретение относится к вычислительной технике и может использоваться в узлах коммутации сообщений (пакетов) сети передачи данных автоматизированной системы управления при управлении передачей данных по широковещательному многоточечному радиоканалу. Техническим результатом при реализации изобретения является разработка устройства для управления передачей данных по радиоканалу, обеспечивающего сокращение среднего времени задержки успешной передачи пакета при изменении нагрузки. Устройство состоит из генератора случайных чисел, синхронизатора блока формирования порога, блока сравнения первого, второго и третьего элементов И, элемента ИЛИ, триггера, блока формирования импульсов и блока задержки. Данное устройство обеспечивает возможность управления вероятностью передачи пакетов на каждом тактовом интервале за счет работы блока формирования порога, что позволяет сократить среднее время задержки успешной передачи пакетов при изменении нагрузки. 4 ил.

Изобретение относится к вычислительной технике и может использоваться в узлах коммутации сообщений (пакетов) сети передачи данных (сети ПД) автоматизированной системы управления (АСУ) при управлении передачей данных по широковещательному многоточечному радиоканалу.

Известно устройство для управления передачей данных по радиоканалу (А.С. СССР 1162058, кл. Н 04 L 7/00, 1985), содержащее последовательно соединенные синхронизатор и первый элемент И, а также элемент задержки, элемент ИЛИ и последовательно соединенные счетчик и триггер цикла передачи, последовательно соединенные генератор случайных чисел, блок сравнения и триггер разрешения передачи, а также последовательно соединенные второй элемент И и формирователь импульсов, что позволяет увеличить степень использования пропускной способности канала. Однако данное устройство обладает недостаточной скоростью передачи по радиоканалу.

Другое известное устройство управления передачей данных по радиоканалу (Патент РФ 2099889, кл. 6 Н 04 L 7/00, 1995) содержит синхронизатор, выход которого соединен с прямым входом первого элемента И, инверсный вход которого соединен с прямым выходом триггера цикла передачи, первый вход второго элемента И и инверсный вход триггера разрешения передачи соединены между собой и являются входом сигнала "Запрос передачи" устройства, входом сигнала несущей которого является первый вход триггера цикла передачи, прямой выход триггера разрешения передачи соединен с первым входом первого элемента ИЛИ и является входом "Разрешение передачи", второй вход первого элемента ИЛИ через элемент задержки соединен с первым входом третьего элемента И и с первым входом четвертого элемента И, выход которого соединен с инверсным входом третьего элемента И, выход которого соединен с прямым входом триггера разрешения передачи, выход первого элемента ИЛИ и выход четвертого элемента И являются соответственно выходами "Включение передатчика" и "Столкновение" устройства, а также блок сравнения и формирователь импульсов, первый и второй входы триггера цикла передачи соединены между собой, а выход триггера цикла передачи соединен с первым входом блока выделения адреса и с входом формирователя импульсов, выход которого соединен с первым входом блока определения интенсивности входного потока сообщений, второй вход которого соединен с выходом генератора интервала анализа и с первыми входами N блоков опознавания адреса, выходы блока определения интенсивности входного потока сообщений соединены с соответствующими входами блока сравнения, первый и второй выходы которого через второй элемент ИЛИ соединены с первым управляющим входом блока коммутации, к второму управляющему входу которого подключен третий выход блока сравнения, выходы N блоков опознавания адреса через третий элемент ИЛИ соединены с адресным входом блока коммутации, вход исходного состояния которого соединен с инверсным входом триггера разрешения передачи, первый выход блока коммутации является выходом "Разрешения передачи на частоте доступа к ретранслятору" устройства, а второй выход блока коммутации соединен с вторым входом второго элемента И, третий вход которого соединен с выходом первого элемента И, выход второго элемента И соединен с вторым входом первого элемента ИЛИ, второй вход четвертого элемента И и второй вход блока выделения адреса соединены между собой и являются входом канала множественного доступа, выходы блока выделения адреса соединены с соответствующими входами N блоков опознавания адреса, к управляющим входам которых подключены соответствующие выходы дешифратора, входы которого являются входами "Код адреса" устройства.

Данное устройство обеспечивает возможность работы в канале множественного доступа, имеющем неполносвязную структуру, за счет управления восстановлением связности с помощью специально выделенных ретрансляторов связи на летно-подъемных средствах. Однако данное устройство не обеспечивает уменьшение времени задержки передачи пакетов.

Наиболее близким по технической сущности и выполняемым функциям к заявленному является устройство для управления передачей данных по радиоканалу (А. С. СССР 1319298, кл. Н 04 L 7/00, 1990), содержащее генератор случайных чисел и синхронизатор, первый, второй, третий и четвертый элементы И, счетчик, блок сравнения, триггер цикла передачи, триггер разрешения передачи, два формирователя импульсов, элемент ИЛИ, два элемента задержки, причем выход синхронизатора связан с первым входом первого элемента И и вторым входом второго элемента И, вход запроса передачи является третьим входом второго элемента И и связан с первым входом триггера разрешения передачи, выход которого связан со вторым входом элемента ИЛИ, входом элемента задержки и является выходом разрешения передачи, выход элемента задержки подключен к четвертому входу первого элемента И, третий вход которого связан с выходом триггера цикла передачи и первым входом второго элемента И, выход второго элемента И связан со входом формирователя импульсов и входом генератора случайных чисел, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к первому выходу счетчика, выход формирователя импульсов связан с первым входом элемента ИЛИ, второй выход счетчика соединен со вторым входом триггера цикла передач, а вход счетчика подключен к выходу первого элемента И, выход блока сравнения подключен ко входу дополнительного формирователя импульсов, выход которого соединен со входом дополнительного элемента задержки и третьим входом элемента ИЛИ, а выход элемента ИЛИ является выходом "Включение передатчика", выход дополнительного элемента задержки связан с первыми входами третьего и четвертого элементов И, второй вход третьего элемента И соединен с выходом четвертого элемента И и является выходом сигнала "Столкновение", причем выход третьего элемента И связан со вторым входом триггера разрешения передачи, а второй вход четвертого элемента И подключен ко второму входу первого элемента И и первому входу триггера цикла передачи и является входом "Сигнал несущей".

Данное устройство при такой совокупности описанных элементов и связей позволяет обеспечить увеличение пропускной способности по радиоканалу.

Однако устройство-прототип имеет недостаток. В случае изменения нагрузки происходит увеличение среднего времени задержки успешной передачи пакета.

Целью изобретения является разработка устройства для управления передачей данных по радиоканалу, обеспечивающего сокращение среднего времени задержки успешной передачи пакета при изменении нагрузки.

Поставленная цель достигается тем, что в известное устройство для управления передачей данных по радиоканалу, содержащее генератор случайных чисел и синхронизатор, выход которого соединен с первым входом первого элемента И, а второй вход первого элемента И соединен с инверсным входом триггера и является входом "Запрос передачи" устройства, выход первого элемента И соединен со входом генератора случайных чисел, выход блока формирования импульсов соединен со входом блока задержки и вторым входом элемента ИЛИ, выход элемента ИЛИ является выходом "Включение передачи" устройства, а первый вход элемента ИЛИ соединен с выходом триггера и является выходом "Разрешение передачи" устройства, выход блока задержки соединен с первым входом третьего элемента И и прямым входом второго элемента И, инверсный вход которого соединен с выходом третьего элемента И, являющимся выходом "Столкновение" устройства, а выход второго элемента И соединен с прямым входом триггера, второй вход третьего элемента И является входом "Сигнал несущей" устройства, дополнительно введены блок сравнения и блок формирования порога. Первый, второй, третий, четвертый и пятый входы блока формирования порога соединены соответственно с вторым входом третьего элемента И, с выходом синхронизатора, с вторым входом первого элемента И, с первым входом элемента ИЛИ и с выходом третьего элемента И, а выход блока формирования порога соединен с вторым управляющим входом блока сравнения. Первый задающий вход блока сравнения соединен с выходом генератора случайных чисел, а выход блока сравнения соединен с входом блока формирования импульсов.

Благодаря указанной совокупности признаков, за счет того, что в известную схему добавлены блок формирования порога и блок сравнения, обеспечивается возможность управления вероятностью передачи пакетов на каждом тактовом интервале. Это позволяет сократить среднее время задержки успешной передачи пакетов при изменении нагрузки.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Заявленное устройство для управления передачей данных по радиоканалу поясняется чертежами, на которых показаны: на фиг.1 - структурная схема устройства для управления передачей данных по радиоканалу; на фиг.2 - схема блока формирования порога; на фиг.3 - схема генератора случайных чисел; на фиг.4 - схема первого коммутатора.

Заявленное устройство для управления передачей данных по радиоканалу, показанное на фиг.1, состоит из генератора случайных чисел 1 и синхронизатора 2, выход которого соединен с первым входом первого элемента И 5. Второй вход первого элемента И 5 соединен с инверсным входом триггера 7 и является входом "Запрос передачи" устройства. Выход первого элемента И 5 соединен со входом генератора случайных чисел 1, выход блока формирования импульсов 8 соединен со входом блока задержки 11 и вторым входом элемента ИЛИ 6, выход элемента ИЛИ 6 является выходом "Включение передачи" устройства. Первый вход элемента ИЛИ 6 соединен с выходом триггера 7 и является выходом "Разрешение передачи" устройства. Выход блока задержки 11 соединен с первым входом третьего элемента И 10 и прямым входом второго элемента И 9, инверсный вход которого соединен с выходом третьего элемента И 10, являющегося выходом "Столкновение" устройства, а выход второго элемента И 9 соединен с прямым входом триггера 7, второй вход третьего элемента И 10 является входом "Сигнал несущей" устройства. Первый, второй, третий, четвертый и пятый входы блока формирования порога 3 соединены соответственно с вторым входом третьего элемента И 10, с выходом синхронизатора 2, с вторым входом первого элемента И 5, с первым входом элемента ИЛИ 6 и с выходом третьего элемента И 10, а выход блока формирования порога 3 соединен с вторым управляющим входом блока сравнения 4. Первый задающий вход блока сравнения 4 соединен с выходом генератора случайных чисел 1, а выход блока сравнения 4 соединен с входом блока формирования импульсов 8.

Генератор случайных чисел 1 предназначен для случайного выбора момента начала передачи. Может быть реализован, например, по схеме, показанной на фиг.3. Данная схема состоит из р D-триггеров, элементы 1.1.1-1.1.р, и р генераторов шума, элементы 1.2.1-1.2.р. Тактовые входы С всех D-триггеров являются входом блока. Информационные входы D D-триггеров соединены с выходами генераторов шума (1.2.1-1.2. р). Выходы D-триггеров (1.1.1-1.1.р) являются групповым выходом блока. Генераторы шума (1.2.1-1.2.р) предназначены для формирования случайно изменяющихся во времени выходных напряжений и описаны - Элементы радиоэлектронных устройств. / Б.И. Коротков, - М.: Радио и связь, 1988, рис. 7.24, - с.107. D-триггеры (1.1.1-1.1.p) описаны - Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - С.76 и 77, рис.1.56, в.

Синхронизатор 2 предназначен для формирования тактовых интервалов, поступающих на первый вход первого элемента И 5 и второй вход блока формирования порога 3. Он представляет собой генератор тактовых импульсов, который может быть реализован на ИМС серий 176, 511 и описан - Микросхемы и их применение: Справ. пособие. / В.А. Батушев, В.В. Вениаминов, В.Г. Ковалев и др. - М.: Радио и связь, 1984, - с.213, рис.7.6.

Блок формирования порога 3 предназначен для управления вероятностью передачи пакетов на очередном тактовом интервале. Вариант реализации данного блока, оптимизированный для условий небольшой нагрузки, показан на фиг.2. В его состав входят первый 3.1, второй 3.3, третий 3.5, четвертый 3.6, пятый 3.7 и шестой 3.10 элементы И, элемент НЕ 3.16, первый 3.4, второй 3.9 и третий 3.11 триггеры, первый 3.13, второй 3.15 и третий 3.18 коммутаторы, первый 3.12, второй 3.14 и третий 3.17 постоянные запоминающие элементы, блок задержки 3.2 и элемент ИЛИ 3.8. Первый и четвертый входы первого элемента И 3.1 инверсные и являются соответственно первым и четвертым входами блока формирования порога 3, а второй вход первого элемента И 3.1 прямой и является вторым входом этого же блока. Первый вход блока формирования порога 3 соединен также с первым входом второго элемента И 3.3. Третий вход первого элемента И 3.1 соединен со вторым входом второго элемента И 3.3, инверсным входом элемента ИЛИ 3.8 и инверсным входом третьего триггера 3.11 и является третьим входом блока формирования порога 3. Прямой вход третьего триггера 3.11 является пятым входом блока формирования порога 3 и соединен с первым входом второго триггера 3.9, второй вход которого соединен с выходом элемента ИЛИ 3.8 и вторым входом первого триггера 3.4. Выход второго элемента И 3.3 соединен с первым входом первого триггера 3.4. Прямой вход элемента ИЛИ 3.8 соединен с выходом блока задержки 3.2, вход которого соединен с выходом первого элемента И 3.1, первыми входами соответственно четвертого 3.6 и пятого 3.7 элементов И и входом элемента НЕ 3.16, а выход элемента НЕ 3.16 соединен с первым входом третьего коммутатора 3.18. Выход первого триггера 3.4 соединен с прямым входом третьего элемента И 3.5, инверсный вход которого соединен с выходом второго триггера 3.9. Инверсный вход шестого элемента И 3.10 соединен с выходом третьего элемента И 3.5, а его прямой вход соединен с выходом третьего триггера 3.11. Выход шестого элемента И 3.10 соединен со вторым входом четвертого элемента И 3.6 и вторым входом пятого элемента И 3.7, который является инверсным. Первые входы первого 3.13 и второго 3.15 коммутаторов соединены соответственно с выходами четвертого 3.6 и пятого 3.7 элементов И. Вторые входы первого 3.13, второго 3.15 и третьего 3.18 коммутаторов соединены соответственно с выходами первого 3.12, второго 3.14 и третьего 3.17 постоянных запоминающих элементов. Выход блока формирования порога 3, который является групповым, соединен с выходами первого 3.13, второго 3.15 и третьего 3.18 коммутаторов, которые тоже являются групповыми.

Первый 3.4, второй 3.9 и третий 3.11 триггеры представляют собой RS-триггеры и могут быть реализованы на ИМС серий 133, 564 и описаны - Микросхемы и их применение: Справ. пособие. / В.А. Батушев, В.Н. Вениаминов, В. Г. Ковалев и др. - М.: Радио и связь, 1984, - с.122, рис.4.16.

Логические элементы И 3.1, 3.3, 3.5, 3.6, 3.7 и 3.10 могут быть реализованы на ИМС серий 133, 564 и описаны - Основы цифровой техники. / Л.А. Мальцев, Э. М. Фромберг, B.C. Ямпольский. - М.: Радио и связь, 1986. - С. 20-24, рис.9,11.

Первый 3.13, второй 3.15 и третий 3.18 коммутаторы имеют идентичные схемы и могут быть реализованы по схеме, представленной на фиг.4, для первого коммутатора 3.13. Она состоит из р электронных ключей, элементы 3.13.1-3.13. р. Количество р электронных ключей соответствует разрядности двоичных случайных чисел, формируемых генератором случайных чисел 1, и разрядности параллельно считываемого из первого постоянного запоминающего элемента 3.12 числа, поэтому вход от него является групповым. Вход от четвертого элемента И 3.6 является управляющим и общим для всех р электронных ключей (3.13.1-3.13. р). Выходы р электронных ключей (3.13.-3.13.р) являются групповым выходом блока. Общие принципы построения и варианты реализации электронных ключей известны и описаны, например, стр. 88-92 книги В. Гозлинг. Применение полевых транзисторов. - М.: Энергия, 1970. - 160 с.

Первый 3.12, второй 3.14 и третий 3.17 постоянные запоминающие элементы предназначены для постоянного хранения значений числовых данных. Варианты их реализации и общие принципы построения известны и описаны - Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - С. 171-174, рис.1.126.

Блок задержки 3.2 может быть реализован на базе регистра сдвига, известен и описан - Шило В.Л. Популярные цифровые микросхемы: Справочник. - М. : Радио и связь, 1987. - С.104 и 105, рис.1.75; Цифровые интегральные микросхемы: Справочник. / П.П. Мальцев и др., - М.: Радио и связь, 1994, с.52.

Логический элемент ИЛИ 3.8 может быть реализован на ИМС серий 133, 564 и описан - Основы цифровой техники. / Л.А. Мальцева, Э.М. Фромберг, B.C. Ямпольский. - М.: Радио и связь, 1986. - С.20-24, рис.9, 11.

Логический элемент НЕ 3.16 может быть реализован на микросхемах серий К155, К555 и К531 и описан в книге - Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987 г. на с.27, Рис.1.12 (а).

Блок сравнения 4 предназначен для выработки сигнала, запускающего блок формирования импульсов 8. Он может быть реализован на микросхемах К555СП1 и К531СП1 и описаны - Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - С.183 и 184, рис.1.134.

Первый 5, второй 9, третий 10 логические элементы И и элемент ИЛИ 6 могут быть реализованы на ИМС серий 133, 564 и описаны - Основы цифровой техники. / Л.А. Мальцева, Э.М. Фромберг, B.C. Ямпольский. - М.: Радио и связь, 1986. - С.20-24, рис.9, 11.

Триггер 7 представляет собой RS-триггер и может быть реализован на ИМС серий 133, 564 и описан - Микросхемы и их применение: Справ. пособие. / В.А. Батушев, В.Н. Вениаминов, В.Г. Ковалев и др. - М.: Радио и связь 1984, - с. 122, рис.4.16.

Блок формирования импульсов 8 может быть реализован на ИМС серий 155, 176 и описан - Основы цифровой техники. / Л.А. Мальцева, Э.М. Фромберг, B.C. Ямпольский. - М.: Радио и связь, 1986. - С.30 и 31, рис.22.

Блок задержки 11 может быть реализован на базе регистра сдвига, известен и описан - Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - С.104 и 105, рис.1.75; Цифровые интегральные микросхемы: Справочник. /П.П.Мальцев и др., - М.: Радио и связь, 1994, с.52.

Заявленное устройство работает следующим образом.

При отсутствии сигнала на входе "Запрос передачи" устройства, что соответствует логическому сигналу "0", оно находится в исходном состоянии. На выходах триггера 7 и блока формирования порога 3 присутствуют сигналы "0", в результате чего такой же сигнал присутствует на всех трех выходах устройства. Синхронизатор 2 формирует тактовые импульсы с периодом следования, равным максимальному времени распространения сигнала между абонентами, причем тактовые импульсы во всех устройствах формируются синхронно. Но в исходном состоянии данные тактовые импульсы не влияют на состояние элементов устройства, т.к. они поступают на первый вход первого элемента И 5 и на второй вход блока формирования порога 3, а на второй вход первого элемента И 5 и на третий вход блока формирования порога 3 с входа "Запрос передачи" поступает запирающий сигнал "0".

При поступлении сигнала на вход "Запрос передачи" очередной тактовый импульс через первый элемент И 5 поступает на вход генератора случайных чисел 1, что приводит к появлению на его выходе очередного числа N в параллельном коде, которое выбирается случайным образом из К=2ⁿ чисел (в диапазоне 0,...,2ⁿ-1) и поступает на первый задающий вход блока сравнения 4. В дальнейшем в случае занятости канала другими устройствами на вход "Сигнал несущей" устройства поступает сигнал "1". Данный сигнал поступает на первый вход блока формирования порога 3 и запрещает его реагирование на тактовые импульсы, поступающие на второй вход этого блока. При освобождении канала на вход "Сигнал несущей" устройства поступает сигнал "0", который разрешает реагирование блока формирования порога 3 на тактовые импульсы, поступающие на второй вход данного блока, и тем самым инициирует начало его работы.

Блок формирования порога 3 реализует основное решающее правило занятия канала на очередном тактовом интервале. В зависимости от сочетания сигналов на всех пяти входах данного блока на его выходе формируется одно из значений порога П в виде параллельного двоичного кода в интервале 0...2ⁿ+1. При этом код 0 формируется в исходном и в некоторых промежуточных состояниях, когда в соответствии с алгоритмом работы необходимо запретить занятие канала на очередном тактовом интервале. В частности, код 0 формируется, если присутствует хотя бы один сигнал "0" на втором и третьем входах или сигнал "1" на первом и четвертом входах блока формирования порога 3. Код 2ⁿ+1 формируется в тех промежуточных состояниях, когда в соответствии с алгоритмом работы необходимо принудительно занять канал на очередном тактовом интервале. Остальные значения П в интервале 1...2ⁿ формируются в тех промежуточных состояниях, когда в соответствии с алгоритмом работы необходимо занять канал на очередном тактовом интервале с вероятностью П/2ⁿ.

В целом ненулевое значение порога П формируется только при отсутствии сигнала на первом входе блока формирования порога 3, что соответствует отсутствию сигнала на входе устройства "Сигнал несущей". Значение порога П с выхода данного блока поступает на второй управляющий вход блока сравнения 4, который реализует окончательное решение о занятии канала на очередном тактовом интервале с вероятностью П/2ⁿ. В случае, если число N, поступающее на первый задающий вход блока сравнения 4 с выхода генератора случайных чисел 1, будет меньше, чем значение порога П, поступающее на второй управляющий вход этого блока, то на его выходе формируется сигнал "1". В противном случае (т.е. если N≥П) формируется сигнал "0".

Очевидно, что существует некоторая, отличная от нуля, вероятность того, что решение о занятии очередного тактового интервала (основанием для которого является сигнал "1" на выходе блока сравнения 4) будет принято одновременно двумя (в общем случае несколькими) устройствами. Для исключения возможности одновременной передачи пакетов двумя (несколькими) устройствами сигнал с выхода блока сравнения 4 поступает на вход блока формирования импульсов 8. Сформированный последним импульс поступает через элемент ИЛИ 6 на выход устройства "Включение передачи". Этот сигнал является разрешающим для включения передатчика абонента на время, определяемое длительностью выходного сигнала блока формирования импульсов 8. Одновременно сигнал с выхода блока формирования импульсов 8 через блок задержки 11 поступает на первый вход третьего элемента И 10 и прямой вход второго элемента И 9. Время задержки блока задержки 11 равно длительности импульса, сформированного блоком формирования импульсов 8. Это время не меньше максимального времени распространения сигнала между абонентами, в частности может быть равно ему.

Если решение о занятии очередного тактового интервала принято одновременно двумя (несколькими) устройствами, то на втором входе третьего элемента И 10 появляется сигнал "1", соответствующий появлению сигнала "1" на входе "Сигнал несущей" устройства, одновременно с сигналом с выхода блока задержки 11. В этом случае на выходе третьего элемента И 10 появляется сигнал, сигнализирующий о столкновении при попытке передачи. Этот сигнал поступает на пятый вход блока формирования порога 3 с целью последующего учета данного события в соответствии с решающим правилом занятия канала на очередном тактовом интервале.

При наличии сигнала "0" на входе "Сигнал несущей" устройства в момент появления импульса на выходе блока задержки 11 (что говорит об отсутствии у всех остальных устройств решения о занятии канала на очередном тактовом интервале) на выходе третьего элемента И 10 присутствует сигнал "0", а на выходе второго элемента И 9 появляется сигнал "1", устанавливающий триггер 7 в состояние, при котором на выходе элемента ИЛИ 6 и, соответственно, на выходе устройства "Включение передачи" появляется разрешающий сигнал "1". Одновременно появляется разрешающий сигнал "1" на выходе устройства "Разрешение передачи", который служит сигналом разрешения передачи данных. Этот же сигнал поступает на четвертый вход блока формирования порога 3 и запрещает реагирование данного блока на очередные тактовые импульсы, поступающие на второй вход этого блока с выхода синхронизатора 2. После окончания передачи данных на входе устройства "Запрос передачи" появляется сигнал "0", который переводит устройство в исходное состояние, описанное выше.

Положительный эффект от реализации предлагаемого устройства в значительной степени определяется алгоритмом работы блока формирования порога 3. Примером подобной реализации данного блока является схема, показанная на фиг.2. Применение данной схемы обеспечивает сокращение среднего времени задержки успешной передачи пакетов при изменении нагрузки за счет изменения вероятности занятия очередного тактового интервала в процессе работы устройства. В частности, результаты математического моделирования показывают, что если после возникновения конфликта между двумя устройствами вероятность занятия очередного интервала установить равной величине 0,382, то гарантируемое значение среднего времени задержки успешной передачи пакета составит 1,618 тактового интервала независимо от вероятности занятия очередного тактового интервала другим устройством. Следует обратить внимание, что приведенные выше численные значения являются производными от известного значения "золотой" пропорции, что отражает их объективную закономерность.

Формула изобретения

Устройство для управления передачей данных по радиоканалу, содержащее генератор случайных чисел и синхронизатор, выход которого соединен с первым входом первого элемента И, а второй вход первого элемента И соединен с инверсным входом триггера и является входом "Запрос передачи" устройства, выход первого элемента И соединен со входом генератора случайных чисел, выход блока формирования импульсов соединен со входом блока задержки и вторым входом элемента ИЛИ, выход элемента ИЛИ является выходом "Включение передачи" устройства, а первый вход элемента ИЛИ соединен с выходом триггера и является выходом "Разрешение передачи" устройства, выход блока задержки соединен с первым входом третьего элемента И и прямым входом второго элемента И, инверсный вход которого соединен с выходом третьего элемента И, являющегося выходом "Столкновение" устройства, а выход второго элемента И соединен с прямым входом триггера, второй вход третьего элемента И является входом "Сигнал несущей" устройства, отличающееся тем, что дополнительно введены блок сравнения и блок формирования порога, первый-пятый входы которого соединены соответственно с вторым входом третьего элемента И, с выходом синхронизатора, с вторым входом первого элемента И, с первым входом элемента ИЛИ и с выходом третьего элемента И, а выход блока формирования порога соединен с вторым управляющим входом блока сравнения, первый задающий вход блока сравнения соединен с выходом генератора случайных чисел, а выход блока сравнения соединен с входом блока формирования импульсов.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4