Корреляционный анализатор частотных свойств линейной системы

 

Анализатор предназначен для оценки частотных искажений, вносимых в сигнал звукоусилительными трактами. Анализатор содержит мультиплексор, коррелятор, блок сравнения и блок управления. Работа анализатора основана на сравнении автокорреляционной функции входного сигнала с автокорреляционной функцией выходного сигнала. Оценка величины частотных искажений сводится к оценке степени изменения автокорреляционной функции сигнала, прошедшего через исследуемую систему. Поскольку измеритель учитывает изменения сигнала во всех точках спектра, повышается информативность оценки и точность определения величины частотных искажений. Анализатор также позволяет определять величину частотных искажений без перевода исследуемой системы в тестовый режим. 5 з.п. ф-лы, 4 ил.

Изобретение относится к области радиоизмерений и предназначено для оценки вносимых линейной инерционной системой частотных искажений в исходный случайный сигнал. В частности, анализатор может найти применение в задачах контроля спектральных искажений, возникающих в звукоусилительных трактах.

Для оценки частотных искажений широко применяют анализаторы амплитудно-частотных характеристик (АЧХ), позволяющие путем специального тестового воздействия на исследуемую линейную систему (четырехполюсник) вызвать реакцию, по которой определяют способность исследуемого объекта усиливать сигналы различной частоты. Результатом оценки, как правило, является функция Y(ω) - нормированная АЧХ, представляющая собой нормированный частотно-зависимый коэффициент усиления. Анализатор АЧХ (прототип) состоит из генератора тестового сигнала и спектроанализатора, выход которого является информационным выходом анализатора АЧХ, тестовым входом которого служит вход спектроанализатора [Розенберг В.Я. Радиотехнические методы измерения параметров процессов и систем. М.: Издательство комитета стандартов, мер и измерительных приборов, 1970, стр.123-124].

Применение анализатора-прототипа позволяет судить о вносимых частотных искажениях по визуальной оценке формы АЧХ. Как дополнение к этому, часто измеряют еще и максимальное отклонение функции Y(ω) от прямой линии в пределах рабочего диапазона, что служит единственным количественным показателем, который дает известный подход. Однако искажения исходного сигнала зависят не от коэффициента усиления K(ω _i) на частоте ω _i, для которой установлено, что K(ω _i) имеет в этой точке минимальное или максимальное значение, а зависят от формы АЧХ во всем диапазоне частот, то есть от функции К(ω), определенной во всем диапазоне. Следовательно, применяемый количественный показатель частотных искажений малоинформативен. Другим весьма важным недостатком прототипа является необходимость генерации и применения специального тестового сигнала - белого шума, частотно-модулированного гармонического сигнала или импульсной последовательности. Из указанного следует, что для анализа частотных свойств системы ее следует перевести в тестовый режим и, разумеется, прервать выполнение полезных “штатных” функций.

Технический результат, достигаемый при использовании настоящего изобретения, заключается в повышении информативности анализа частотных свойств анализируемой (тестируемой) линейной системы, а также в обеспечении возможности анализа системы без прерывания ее работы и перевода в специальный тестовый режим.

Технический результат достигается тем, что корреляционный анализатор частотных свойств линейной системы согласно изобретению содержит мультиплексор, коррелятор, блок сравнения и блок управления, вход которого является входом запуска анализатора, первым тестовым входом которого служит первый информационный вход мультиплексора, второй информационный вход которого является вторым тестовым входом анализатора, выход мультиплексора соединен с информационным входом коррелятора, выход которого соединен с информационным входом блока сравнения, выход которого является информационным выходом анализатора, адресный вход мультиплексора, тактовый и обнуляющий входы коррелятора, а также входы управления блоком сравнения соединены с соответствующими выходами блока управления, адресный выход которого соединен с единой адресной шиной коррелятора и блока сравнения.

Блок сравнения, предназначенный для работы с дискретными величинами, может быть выполнен в виде устройства, вычисляющего среднее значение модуля разности сравниваемых величин, в виде устройства, вычисляющего сумму модулей разности сравниваемых величин, в виде устройства, вычисляющего среднеквадратичное значение разности сравниваемых величин, в виде устройства, вычисляющего среднее отношение сравниваемых величин.

Кроме того, блок сравнения, предназначенный для работы с дискретными величинами и выполненный как устройство, вычисляющее среднее значение модуля разности сравниваемых величин, может содержать два оперативных запоминающих устройства, блок вычитания и блок усреднения, выход которого является выходом блока сравнения, адресным входом которого служат объединенные адресные входы оперативных запоминающих устройств, информационные входы которых также объединены и служат информационным входом блока сравнения, информационные выходы первого и второго оперативных запоминающих устройств подключены соответственно к первому и второму входам блока вычитания, выход которого соединен со входом блока усреднения, объединенные входы управления записью оперативных запоминающих устройств служат первым управляющим входом блока сравнения, вторым и третьим управляющими входами которого являются входы выбора кристалла соответственно первого и второго оперативного запоминающего устройства.

Сущность изобретения поясняется чертежами. На фиг.1 показана функциональная схема корреляционного анализатора частотных свойств линейной системы с подключенным тестируемым усилителем. На фиг.2 приведена функциональная схема одного из вариантов реализации коррелятора. На фиг.3 приведена функциональная схема одного из вариантов реализации блока сравнения. На фиг.4 приведена функциональная схема одного из вариантов реализации блока управления.

Функциональная схема измерителя по фиг.1 содержит аналоговый мультиплексор 1, коррелятор 2, блок 3 сравнения, блок 4 управления и тестируемый усилитель 5 с подключенной нагрузкой R_L. Выход тестируемого усилителя 5 соединен с первым информационным входом мультиплексора 1, второй информационный вход которого объединен со входом усилителя 5, выход мультиплексора 1 соединен с информационным входом коррелятора 2, выход которого соединен с информационным входом блока 3 сравнения, выход которого является информационным выходом измерителя, адресный вход мультиплексора 1 соединен с выходом М (Mode) блока 4 управления, тактовый и обнуляющий входы коррелятора 2 соединены соответственно с выходами CLK и RST блока 4, первый, второй и третий входы управления блока 3 сравнения соединены соответственно с выходами WR/RD, CS1 и CS2 блока 4, адресный выход А которого соединен с единой адресной шиной коррелятора 2 и блока 3 сравнения, вход блока 4 управления служит входом СО запуска измерителя.

Функциональная схема коррелятора 2 (фиг.2) содержит аналого-цифровой преобразователь (АЦП) 6, линию 7 задержки, группу 8 умножителей, группу 9 накапливающих сумматоров, мультиплексор 10 и блок 11 нормирования, выход которого является выходом К(τ) коррелятора 2, входом которого служит информационный вход АЦП 6, выход которого соединен со входом линии 7 задержки и объединенными первыми входами умножителей 8, выходы которых подключены к информационным входам соответствующих накапливающих сумматоров из группы 9, выходы которых подключены к соответствующим информационным входам мультиплексора 10, выход которого соединен с первым входом блока 9 нормирования, второй вход которого соединен с выходом накапливающего сумматора 9-1, тактовые входы сумматоров 9 объединены и составляют тактовый вход CLK коррелятора 2, обнуляющие входы сумматоров 9 также объединены и составляют обнуляющий вход RST коррелятора 2, второй вход умножителя 8-1 объединен с первым, а вторые входы умножителей 8-2 - 8-N подключены к соответствующим выходам многоотводной линии 7 задержки, адресный вход мультиплексора 10 составляет адресную шину коррелятора 2. Блок 11 нормирования физически может быть выполнен в виде блока деления, при этом первый вход блока 11 является входом делимого, а второй вход - входом делителя.

Блок 3 сравнения (фиг.3) содержит оперативные запоминающие устройства (ОЗУ) 12 и 13, блок 14 вычитания и блок 15 усреднения. Выходы ОЗУ 12 и 13 подключены к соответствующим входам блока 14 вычитания, выход которого соединен со входом блока 15 усреднения, выход которого является выходом блока 3 сравнения, информационным входом DI которого служат объединенные информационные входы ОЗУ 12, 13, объединенные входы управления записью WR/RD которых служат первым управляющим входом блока 3, вторым CS1 и третьим CS2 управляющими входами которого являются входы CS ОЗУ 12 и 13 соответственно, адресные входы ОЗУ 12, 13 объединены и составляют адресную шину блока 3 сравнения.

Блок 4 управления (фиг.4) содержит счетчики 16, 17, 18, дешифратор 19, элементы ИЛИ 20, 21, 22, 23, 24, элементы И 25, 26, 27, 28, одновибратор 29 и генератор 30 тактовых импульсов. Разрядные выходы счетчика 16 соединены с соответствующими разрядными входами дешифратора 19, первый выход которого соединен с первым входом элемента ИЛИ 21, второй выход соединен с объединенными первыми входами элементов ИЛИ 22 и И 27, третий выход соединен со вторым входом элемента ИЛИ 21, четвертый выход соединен со вторым входом элемента ИЛИ 22 и первым входом элемента И 28, пятый выход соединен с объединенными третьим входом элемента ИЛИ 22, первым входом элемента ИЛИ 23, первым входом элемента ИЛИ 24, вторые входы элементов И 27, 28 объединены и подключены к выходу элемента И 26, первый вход которого объединен с первым входом элемента И 25 и подключен к выходу генератора 30 тактовых импульсов, вторые входы элементов И 25, 26 подключены к выходам элементов ИЛИ 21, 22 соответственно, выходы элементов И 25, 26 подключены к счетным входам счетчиков 17, 18 соответственно, выходы переносов счетчиков 17 и 18 подключены к первому и второму входам элемента ИЛИ 20 соответственно, обнуляющий вход счетчика 17 соединен с выходом переноса указанного счетчика, обнуляющий вход счетчика 18 соединен с выходом переноса указанного счетчика, счетный вход счетчика 16 соединен с выходом элемента ИЛИ 20, третий вход которого является входом СО запуска блока 4 управления, обнуляющим выходом RST которого служит выход одновибратора 29, вход которого соединен с третьим выходом дешифратора 19, третий выход дешифратора 19 служит режимным выходом М блока 4 и предназначен для соединения с адресным входом мультиплексора 1, адресным выходом А блока 4 является многоразрядный информационный выход счетчика 18, тактовым выходом CLK блока 4 служит выход элемента И 25, выходом WR/RD управления записью служит пятый выход дешифратора 19, выходами CS1 и CS2 служат выходы элементов ИЛИ 23, 24 соответственно, причем второй вход элемента ИЛИ 23 соединен с выходом элемента И 27, а второй вход элемента ИЛИ 24 соединен с выходом элемента И 28.

Принцип действия анализатора основан на идее вычисления автокорреляционных функций входного x(t) и выходного y(t) сигналов и затем их сравнения. Мерой вносимых частотных искажений будет являться функционал Ф(R_xx, R_yy), зависящий от автокорреляционных функций R_xx(τ), R_yy(τ) соответственно входного и выходного сигналов.

Известно, что параметры случайных сигналов после прохождения линейных инерционных систем меняются и зависят от свойств этих систем. Автокорреляционные функции стационарных случайных сигналов на входе и выходе линейной инерционной системы связаны между собой выражением [Зиновьев А.Л., Филиппов Л.И. Введение в теорию сигналов и цепей. М.: Высшая школа, 1975, стр.183-187]

где R_h(α) - автокорреляционная функция импульсной характеристики h(Θ) системы.

Из приведенного соотношения следует, что корреляционные свойства выходного сигнала линейной инерционной системы определяются ее импульсной характеристикой h(Θ). В свою очередь преобразование Фурье для импульсной характеристики h(Θ) дает нам комплексный коэффициент передачи системы K(jω), который однозначно и исчерпывающе определяет ее частотные свойства. Кроме того, между функцией R_yy(τ) и энергетическим спектром входного сигнала G_x(ω) существует связь, зависящая от коэффициента передачи K(jω)

откуда видно, что в идеальном случае отсутствия частотных искажений, когда |K(jω)|=К функции автокорреляции R_хх(τ), R_yy(τ) на входе и выходе будут отличаться только постоянным коэффициентом К²

так как

Из представленных зависимостей следует, что задача оценки частотных искажений может быть обоснованно сведена к корреляционному анализу отдельно входного и выходного стационарных случайных сигналов линейной системы, а именно к вычислению нормированных автокорреляционных функций и

Процесс анализа складывается из трех основных этапов. На первом этапе вычисляется нормированная автокорреляционная функция К_уу(τ) выходного сигнала тестируемого усилителя, на втором этапе - нормируемая автокорреляционная функция К_хх(τ) входного сигнала. На третьем этапе полученные величины К _yy(τ) и К_хх(τ) сравниваются.

По запускающему импульсу на входе СО (фиг.1) - начало I этапа - в корреляторе 2 начинается вычисление функции К_yy(τ), так как на информационный вход коррелятора 2 поступает сигнал y(t) через первый вход мультиплексора 2, а блок 4 управления в ответ на импульс СО выдает пакет тактовых импульсов, тактирующих коррелятор, количество которых определяет длительность интервала наблюдения Т. По истечении времени Т блок 4 прекращает подачу тактовых импульсов и переходит к управлению передачей в блок 3 сравнения результатов вычисления K_yy(τ). Для этого блок 4 управления начинает перебор адресов на единой адресной шине А, обращаясь последовательно к ячейкам памяти коррелятора 2, в каждой из которых содержится одна ордината функции К _yy(τ). Одновременно происходит обращение и к ячейкам памяти в блоке 3 сравнения, куда переписываются вычисленные значения К_yy (τ). По окончании передачи информации из коррелятора 2 в блок 3 память коррелятора 2 обнуляется и возобновляется его тактирование, что означает начало II этапа. Кроме того, на режимном выходе М устанавливается логическая единица, приводящая к коммутации на выход мультиплексора 1 сигнала x(t). На данном этапе вычисляется функция К_хх (τ). Завершается второй этап так же, как и первый, передачей оценки K_xx(τ) в память блока 3 сравнения, после чего измеритель переходит к этапу сравнения нормированных автокорреляционных функций (III этап).

Сравнение функций K_yy(τ _i) и К_хх(τ _i) в примере, проиллюстрированном схемой по фиг.3 (в цифровом варианте, когда сравниваются дискретные величины), происходит путем вычисления среднего отклонения M[ΔK _хy]=Ф(R_хх, R_yy)

где N - число вычисляемых ординат (объем выборки);

τ _i - дискретно вводимая линией 7 задержка.

При максимально возможном сходстве процессов х(t) и y(t), когда x(t)=ky(t) (k - постоянный коэффициент), величина М[ΔК _ху] будет равна 0. С увеличением степени отличия входного и выходного сигналов будет расти и среднее значение разности М[ΔК _ху] их автокорреляционных функций. Таким образом при функционировании блока 3 сравнения согласно алгоритму (1) количественным показателем вносимых частотных искажений следует считать величину М[ΔК _ху].

Разумеется сравнение К_уу(τ _i) и K_xx(τ _i) можно производить, не только вычисляя среднее отклонение (1), но и другими способами, например путем нахождения суммарного отклонения, для чего в правой части (1) следует исключить множитель 1/N; можно вычислять среднее отношение K_yy(τ ₁)/K_xx(τ _i) и др. В каждом из случаев используется соответствующая выбранному алгоритму структура блока 3 сравнения. Неизменным для всех случаев остается лишь то, что для оценки уровня частотных искажений необходимо выяснить как сильно отличаются автокорреляционные функции входного и выходного сигналов. В общем случае при отсутствии искажений Ф(R_хх, R_уу)=0.

В качестве коррелятора 2 может быть использовано устройство параллельного типа (но не обязательно) (фиг.2), содержащее N каналов обработки (по числу вычисляемых ординат). Принцип действия подобных устройств общеизвестен и состоит в формировании N задержанных на время τ _i=(i-1)Δτ сигналов (Δτ - дискрет задержки), затем перемножении сигнала х(t_j )(y(t_j)) на сигнал х(t_j-τ _i)(y(t_j-τ _i)) и вычислении N сумм вида

или

где t_j=t₀+jΔt (j=1, 2,...М);

t₀ - начальный момент времени;

Δt - период дискретизации сигналов x(t), y(t) в АЦП 6.

М - количество отсчетов в выборке за время Т.

Для получения ординат нормированной автокорреляционной функции сумму S _i следует разделить на аналогичную величину при нулевой задержке (τ ₁=0), то есть вычислить отношение

для различных значений τ _i (для функции K_yy(τ _i) необходимо выполнить те же операции с заменой x(t) на y(t)). Суммы вида (2), которые используются в (3), формируются на выходах накапливающих сумматоров 9-1 - 9-N. Для коммутации каждого значения S_i на вход блока 11 нормирования служит мультиплексор 10, управляемый по единой адресной шине блоком 4. В процессе перебора адресов на выходе блока 11 последовательно появляются значения K_yy(τ _i)(К_хх(τ _i)) для всех i, Поскольку в блоке 11 нормирование результатов происходит за счет деления сумм S_i без их предварительного усреднения, то блок 11 может быть упрощен до уровня блока деления.

Назначение блока 3 сравнения (фиг.3) - это вычисление выражения (1), для чего необходимо выполнить две основные операции: получить модуль разности для различных τ _i и усреднить полученные значения. Вычисление модуля разности |K_yy(τ _i)-K_xx(τ _i)| происходит в блоке 14 вычитания. Блок 15 усреднения может состоять из накапливающего сумматора и устройства деления на постоянную величину N, вход накапливающего сумматора при этом является входом блока усреднения, выходом которого служит выход устройства деления, вход которого соединен с выходом накапливающего сумматора.

При работе блока 5 сравнения на первом этапе активизируется ОЗУ 12, для этого блок 4 управления подает импульсы CS1 на соответствующий вход ОЗУ 12. На втором этапе блок 4 прекращает подачу импульсов CS1 и начинает подавать импульсы CS2 для выбора ОЗУ 13. В результате значения функции К_yy(τ _i) записываются в ОЗУ 12, а функции К_хх (τ _i) - в ОЗУ 13. На этапе сравнения ОЗУ 12, 13 переводятся в режим чтения, для этого блок 6 управления формирует логические уровни: (WR/RD)=1, CS1=CS2=1; на адресной шине А происходит последовательный перебор адресов ОЗУ и извлекаемые данные потактно поступают в блок 14 вычитания, а далее в блок 15 усреднения.

Для управления работой вышеописанных узлов служит выделенный блок 4 управления (фиг.4), принцип действия которого состоит в следующем.

В исходном состоянии вся последовательная логика блока 4 обнулена. Запускается блок 4 управления коротким импульсом по входу СО, в ответ на что счетчик 16 команд устанавливает на своих разрядных выходах код, соответствующий десятичной единице (на младшем разряде логическая единица, на остальных - нули). При этом на выходе DO1 дешифратора 19 появляется логическая единица (на остальных выходах DO - нули), это приводит к тому, что на выход CLK блока 4 начинают поступать тактовые импульсы, служащие для управления коррелятором 2. Время наблюдения Т, в течение которого на выходе CLK действуют тактовые импульсы, отсчитывается счетчиком 17, коэффициент пересчета которого выбирается таким образом, чтобы на выходе Р переноса появился импульс после отсчета М тактовых импульсов (см. формулу (2)). По импульсу переноса счетчик 17 обнуляется, счетчик 16 инкрементирует свое содержимое, на выходах дешифратора 19 устанавливается распределение DO2=1, DO0=DO1=DO3=DO4=DO5=0 и тактовые импульсы на выход CLK перестают поступать. При DO2=1 запускается адресный счетчик 18, который после перебора заданного объема адресов на шине А (количество адресов должно быть не меньше количества каналов N коррелятора 2) обнуляется, и далее импульс с выхода переноса счетчика 18 воздействует на счетный вход счетчика 16 команд, в результате чего на выходах дешифратора 19 устанавливаются логические уровни DO3=1, DO0=DO1=DO2=DO4=DO5=0. С положительным перепадом напряжения на выходе D03 дешифратора 19 формируется импульс обнуления (выход RST), который вырабатывается одновибратором 29, срабатывающим только по положительным фронтам. Импульс обнуления подается в коррелятор 2, обнуляет там накапливающие сумматоры 9 и это следует считать окончанием первого и началом второго этапа.

На втором этапе измерений блок 4 так же, как и ранее, выдает на выход CLK пакет тактовых импульсов, после чего (при DO4=1) включается адресный счетчик 18 для обращения к памяти коррелятора 2 и блока 3 сравнения. На данном этапе формируются импульсы CS2 выбора ОЗУ 13, в ячейки которого записываются ординаты функции K_xx(τ _i). Далее с импульсом переноса на выходе счетчика 18 код на выходе счетчика 16 наращивается на единицу младшего разряда и на выходах дешифратора 19 устанавливаются следующие уровни DO0=DO1=DO2=DO3=DO4=0, DO5=1. При DO5=1 блок 4 управления переходит в режим управления измерителем на третьем этапе. Этот этап характеризуется тем, что (WR/RD)=CS1=CS2=1, а следовательно, ОЗУ 12, 13 переводятся в режим чтения и счетчик 18 последовательно выдает на адресную шину адреса, по которым из ОЗУ 12, 13 извлекаются операнды для получения результата вида (1). С появлением импульса переноса на выходе счетчика 18 он обнуляется, а на выходах DO дешифратора 19 устанавливаются низкие логические уровни: блок 4 управления отработал заданный цикл и готов к следующему, для чего на вход СО следует подать запускающий импульс. Отметим также, что каждый очередной цикл измерений следует начинать с обнуления накапливающих сумматоров, входящих как в состав коррелятора 2, так и в блок 15 усреднения, а также с обнуления счетчика 16.

Преимущества анализатора по сравнению с известными устройствами аналогичного назначения состоят в следующем:

- определение автокорреляционных функций входного и выходного сигналов, а затем вычисление функционала, зависящего от них, позволяет получить количественный критерий частотных искажений, учитывающий изменения во всех точках спектра, по всей его ширине, что повышает информативность анализа;

- так как в качестве измерительного сигнала используется полезный сигнал, поступающий на вход исследуемой системы в ее обычном, рабочем режиме, то значит процесс анализа может совершаться без перевода системы в специальный тестовый режим;

- алгоритмические особенности анализатора позволяют его использовать как устройство непрерывного контроля частотных искажений, например как встроенный блок в трактах усиления аудиосигналов.

Формула изобретения

1. Корреляционный анализатор частотных свойств линейной системы, отличающийся тем, что в него введены мультиплексор, коррелятор, блок сравнения и блок управления, вход которого является входом запуска анализатора, первым тестовым входом которого служит первый информационный вход мультиплексора, второй информационный вход которого является вторым тестовым входом анализатора, выход мультиплексора соединен с информационным входом коррелятора, выход которого соединен с информационным входом блока сравнения, выход которого является информационным выходом анализатора, адресный вход мультиплексора, тактовый и обнуляющий входы коррелятора, а также входы управления блоком сравнения соединены с соответствующими выходами блока управления, адресный выход которого соединен с единой адресной шиной коррелятора и блока сравнения.

2. Анализатор по п.1, отличающийся тем, что блок сравнения, предназначенный для работы с дискретными величинами, выполнен в виде устройства, вычисляющего среднее значение модуля разности сравниваемых величин.

3. Анализатор по п.1, отличающийся тем, что блок сравнения, предназначенный для работы с дискретными величинами, выполнен в виде устройства, вычисляющего сумму модулей разности сравниваемых величин.

4. Анализатор по п.1, отличающийся тем, что блок сравнения, предназначенный для работы с дискретными величинами, выполнен в виде устройства, вычисляющего среднеквадратичное значение разности сравниваемых величин.

5. Анализатор по п.1, отличающийся тем, что блок сравнения, предназначенный для работы с дискретными величинами, выполнен в виде устройства, вычисляющего среднее отношение сравниваемых величин.

6. Анализатор по п.1 или 2, отличающийся тем, что блок сравнения, предназначенный для работы с дискретными величинами, содержит два оперативных запоминающих устройства, блок вычитания и блок усреднения, выход которого является выходом блока сравнения, адресным входом которого служат объединенные адресные входы оперативных запоминающих устройств, информационные входы которых также объединены и служат информационным входом блока сравнения, информационные входы первого и второго оперативных запоминающих устройств подключены соответственно к первому и второму входам блока вычитания, выход которого соединен со входом блока усреднения, объединенные входы управления записью оперативных запоминающих устройств служат первым управляющим входом блока сравнения, вторым и третьим управляющими входами которого являются входы выбора кристалла соответственно первого и второго оперативных запоминающих устройств.

РИСУНКИ