Дифференциальный усилитель с повышенным ослаблением синфазного сигнала

Изобретение относится к области радиотехники и связи и может быть использовано в различных микроэлектронных устройствах усиления и преобразования аналоговых сигналов. Технический результат заключается в повышении коэффициента ослабления входного синфазного сигнала. Дифференциальный усилитель (ДУ) (фиг.4) содержит первый (1) и второй (2) входные транзисторы (Т), базы которых соединены со входами (3 и 4) ДУ, эмиттер первого Т (1) связан с инвертирующим потенциальным входом (4) токового зеркала (ТЗ) (5), эмиттер второго Т (2) связан с неинвертирующим потенциальным входом (6) ТЗ (5), причем токовый вход (7) ТЗ (5) соединен с источником опорного тока (8). С целью достижения указанного технического результата коллектор первого Т (1) и основной токовый выход (9) ТЗ (5) соединены с синфазными входами (10 и 11) сумматора токов (12), выход (13) которого является выходом ДУ. В частном случае сумматор токов (12) может быть реализован на основе ТЗ (14, 15). 2 з.п. ф-лы, 10 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).

Известны схемы дифференциальных усилителей (ДУ) на n-p-n и p-n-p транзисторах с так называемой «архитектурой входного каскада операционного усилителя μA741» [1-29]. На их модификации выдано более 50 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса, наряду с типовым параллельно-балансным каскадом, стали основным усилительным элементом многих аналоговых устройств.

Среди ДУ с архитектурой μA741 выделяется подкласс усилителей без отрицательной обратной связи по синфазному сигналу [23-27], который рекомендуется, например, фирмой Device Engineering Incorporated, в качестве базового каскада при проектировании микросхем на основе матричных кристаллов серии 700. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США № 3649926 кл. 330-30, содержащий первый 1 и второй 2 входные транзисторы, базы которых соединены со входами 3 и 4 дифференциального усилителя, эмиттер первого входного транзистора 1 связан с инвертирующим потенциальным входом 4 токового зеркала 5, эмиттер второго входного транзистора 2 связан с неинвертирующим потенциальным входом 6 токового зеркала 5, причем токовый вход 7 токового зеркала 5 соединен с источником опорного тока 8.

Существенный недостаток известного ДУ состоит в том, что он имеет невысокое ослабление входных синфазных сигналов.

Основная цель предлагаемого изобретения состоит в повышении коэффициента ослабления входных синфазных сигналов ДУ.

Поставленная цель достигается тем, что в дифференциальный усилитель фиг.1, содержащий первый 1 и второй 2 входные транзисторы, базы которых соединены со входами 3 и 4 дифференциального усилителя, эмиттер первого входного транзистора 1 связан с инвертирующим потенциальным входом 4 токового зеркала 5, эмиттер второго входного транзистора 2 связан с неинвертирующим потенциальным входом 6 токового зеркала 5, причем токовый вход 7 токового зеркала 5 соединен с источником опорного тока 8, вводятся новые связи и элементы - коллектор первого входного транзистора 1 и основной токовый выход 9 токового зеркала 5 соединены с синфазными входами 10 и 11 дополнительного сумматора токов 12, выход которого 13 является выходом дифференциального усилителя.

Схема усилителя-прототипа представлена на чертеже фиг.1, а варианты построения его токового зеркала 5, предложенные в патентах [23-27], показаны на чертежах фиг.2-3.

Схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения показана на чертеже фиг.4.

На чертеже фиг.5 показан частный случай построения дополнительного сумматора тока 12 в соответствии с п.3 формулы изобретения.

На чертеже фиг.6 показана схема заявляемого ДУ в среде PSpice на транзисторах ФГУП «Пульсар» при подаче на входы синфазного сигнала. На чертеже фиг.7 приведены сравнительные результаты ее компьютерного моделирования.

На чертеже фиг.8 показаны частотные зависимости коэффициента передачи заявляемого ДУ фиг.6 по дифференциальному (K_у) и синфазному (К_сф) сигналам.

Вариант построения заявляемого ДУ в среде PSpice для случая, когда дополнительный сумматор тока 12, а также токовое зеркало 5 реализованы на основе схемы токовых зеркал Вильсона (фиг.1), обеспечивающих более «точное» повторение входных токов, приведен на чертеже фиг.9.

Сравнительные результаты компьютерного моделирования этой схемы показаны на чертеже фиг.10.

Дифференциальный усилитель фиг.4 содержит первый 1 и второй 2 входные транзисторы, базы которых соединены со входами 3 и 4 дифференциального усилителя, эмиттер первого входного транзистора 1 связан с инвертирующим потенциальным входом 4 токового зеркала 5, эмиттер второго входного транзистора 2 связан с неинвертирующим потенциальным входом 6 токового зеркала 5, причем токовый вход 7 токового зеркала 5 соединен с источником опорного тока 8. С целью достижения положительного эффекта коллектор первого входного транзистора 1 и основной токовый выход 9 токового зеркала 5 соединены с синфазными входами 10 и 11 сумматора токов 12, выход которого 13 является выходом дифференциального усилителя.

В частном случае (фиг.4) сумматор токов 12 может быть реализован на основе токовых зеркал 14, 15 и их многочисленных вариантов построения [1-29]. В качестве токового зеркала 5 в ДУ фиг.4 могут также применяться схемы, показанные на чертежах фиг.2, 3, 1.

Схема ДУ в соответствии с п.3 формулы изобретения приведена на чертеже фиг.5. Она содержит первый 16 и второй 17 вспомогательные транзисторы, базы которых соединены с первым 18 и вторым 19 источниками опорных напряжений E_с1, Е_с2, коллекторы связаны с выходом ДУ 13, а эмиттеры соединены с синфазными входами 10 и 11 дополнительного сумматора токов 12.

Рассмотрим работу заявляемого ДУ (фиг.4).

Входной синфазный сигнал u_c=u_c1=u_c2 практически с единичным коэффициентом передачи поступает на выход источника опорного тока 8:

Так как подсхема 5 - «токовое зеркало», это приводит к изменению токов эмиттера транзисторов 1 и 2:

где y₈ - выходная проводимость источника опорного тока 8.

Для интегральных транзисторов ФГУП «Пульсар» при токах эмиттера 1 мА выходное сопротивление источника опорного тока R_вых=y₈ ^-1=50÷60 кОм.

Приращения i_э1 и i_э2 поступают на входы 10 и 11 сумматора токов 12:

Как следствие выходной ток i₁₃ сумматора токов 12 имеет две противоположно направленные составляющие:

где - коэффициенты усиления по току токового зеркала 12 относительно входов 10 и 11.

Следовательно, выходной ток ДУ i₁₃, обусловленный наличием на входах 3 и 4 синфазного сигнала u_c:

Так как , то это означает, что в заявляемой схеме существенно ослабляется «прохождение» синфазной помехи со входов 3 и 4 на выход 13, обусловленной конечной величиной выходной проводимости y₈ источника опорного тока 8

Учитывая, что дифференциальный коэффициент усиления К_y у схем фиг.1 и фиг.4 одинаков, можно сделать вывод о том, что коэффициент ослабления синфазного сигнала в схеме фиг.4 существенно возрастает как по абсолютному значению, так и в более широком частотном диапазоне.

Полученные выше теоретические выводы подтверждаются результатами (фиг.7, 8, 10) компьютерного моделирования ДУ фиг.1, 6, 9. Из графиков фиг.7, 8, 10 следует, что:

1. Коэффициент передачи входного синфазного сигнала К_сф в заявляемом ДУ (фиг.6, 9) меньше, чем K_сф ДУ-прототипа (фиг.1). Предлагаемое техническое решение позволяет не только уменьшить прохождение синфазного сигнала на выход ДУ, но и осуществить это в более широком частотном диапазоне вплоть до сотен мегагерц (фиг.7). Это недостижимо при других известных способах построения ДУ.

2. Коэффициенты передачи дифференциального сигнала заявляемого ДУ (фиг.6, 9) и ДУ-прототипа фиг.1 приблизительно одинаковы (К_у ≈46 Дб).

3. Коэффициент ослабления входного синфазного сигнала К_ос.сф заявляемого ДУ (фиг.9) более чем на порядок лучше, чем К_ос.сф ДУ-прототипа.

Источники информации

1. Патент США № 3786362

2. Патент США № 4030044

3. Патент США № 4059808, фиг.5

4. Патент США № 4286227

5. Авт. свид. СССР № 375754, H 03 f 3/38

6. Авт. свид. СССР № 843164, H 03 f 3/30

7. Авт. свид. СССР № 1107281

8. Авт. свид. СССР № 1107279

9. Патент РФ № 2930041, H 03 f 1/32

10. Патент Японии № 57-5364, H 03 f 3/343

11. Патент ЧССР № 134845, кл. 21a² 18/08

12. Патент ЧССР № 134849, кл. 21a² 18/08

13. Патент ЧССР № 135326, кл. 21а² 18/08

14. Патент Англии № 1543361, H 3 t

15. Патент США № 5521552 (фиг.3а)

16. Патент США № 4059808

17. Патент США № 5789949

18. Патент США № 4453134

19. Патент США № 4760286

20. Авт. свид. СССР № 1283946

21. Патент РФ № 2019019

22. Патент США № 4389579

23. Патент США № 4453092

24. Патент США № 3566289

25. Патент США № 4059808 (фиг.2)

26. Патент США № 3649926

27. Патент США № 4714894 (фиг.1)

28. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989.

29. М.Херпи. Аналоговые интегральные схемы. - М.: Радио и связь, 1983, стр.174, рис.5.52.

1. Дифференциальный усилитель, содержащий первый и второй входные транзисторы, базы которых соединены со входами дифференциального усилителя, эмиттер первого входного транзистора связан с инвертирующим потенциальным входом токового зеркала, эмиттер второго входного транзистора связан с неинвертирующим потенциальным входом токового зеркала, причем токовый вход токового зеркала соединен с источником опорного тока, отличающийся тем, что коллектор первого входного транзистора и основной токовый выход токового зеркала соединены с синфазными входами сумматора токов, выход которого является выходом дифференциального усилителя, при этом выходной ток сумматора токов имеет две противоположно направленные составляющие.

2. Устройство по п.1, отличающееся тем, что в качестве сумматора токов используются вспомогательные токовые зеркала, входы которых являются синфазными входами сумматора токов, а выходы объединены и подключены к выходу дифференциального усилителя.

3. Устройство по п.1, отличающееся тем, что сумматор токов реализован на первом и втором вспомогательных транзисторах, базы которых соединены с первым и вторым источниками опорных напряжений, коллекторы связаны с выходом дифференциального усилителя, а эмиттеры соединены с синфазными входами сумматора токов.