Селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления

Изобретение относится к импульсной технике. Технический результат - повышение помехозащищенности по отношению к импульсным помехам - достигается тем, что селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления содержит каналы, каждый из которых содержит основной усилитель, соединенный последовательно с основным пороговым элементом, дешифратор, соединенный последовательно с формирователем импульса и первый ключ, информационный вход которого соединен с входом дешифратора, а управляющий - с выходом формирователя импульса; основной усилитель последующего канала выполнен с коэффициентом усиления на порядок больше предыдущего; все каналы соединены параллельно, в каждый канал введен предусилитель, с коэффициентом усиления на порядок меньше последующего основного усилителя, и дополнительный пороговый элемент, вход всего селектора является общим входом всех предусилителей, выход предусилителя соединен с информационным входом основного усилителя и входом дополнительного порогового элемента, выход дополнительного порогового элемента соединен с управляющим входом основного усилителя, каждый канал содержит блок фазовой защиты, выход основного порогового элемента соединен с входом блока фазовой защиты, выход блока фазовой защиты соединен с входом дешифратора и информационным входом первого ключа, выходы первых ключей каждого канала являются выходами селектора. 10 ил.

 

Изобретение относится к импульсной технике и может быть использовано для селекции импульсно-кодовых сигналов, принимаемых в условиях воздействия импульсных помех.

В качестве аналога выбран селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления (авторское свидетельство СССР №613485, кл. Н 03 G 3/20, 1976), содержащий N ключей и N соединенных последовательно усилителей (N - натуральный ряд чисел от 1 до ∞). Однако данное устройство обладает недостаточной помехозащищенностью по отношению к импульсным помехам, поскольку не содержит средств помехозащиты, включение каскадов усиления осуществляется как по полезному сигналу, так и по сигналу помехи.

В качестве прототипа выбран селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления (авторское свидетельство СССР SU 1020984 А "Селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления", опубл. 30.05.83. Бюлл. №20). Данное устройство содержит N ключей, N соединенных последовательно усилителей, N-входовый элемент ИЛИ, пороговые элементы, дешифраторы, формирователи импульса, каждый вход N-входового элемента ИЛИ соединен с выходом соответствующего ключа, а выход является выходом устройства, между выходом каждого усилителя и управляющим входом соответствующего ключа включены последовательно пороговый элемент, выход которого соединен с сигнальным входом того же ключа, дешифратор и формирователь импульса, между входом j-го ключа, j=1, 2,..., N-1 (N - натуральный ряд чисел от 1 до ∞) и управляющим входом j+1-го усилителя включен двухвходовый элемент ИЛИ, другой вход которого соединен с входом того же ключа. В случае повышения уровня порога усиленным выходным импульсом j-го усилителя j-го порогового элемента его выходной сигнал через соответствующий двухвходовый элемент ИЛИ передается на другой вход j+1-го усилителя и его закрывает. При этом на время, равное длительности импульса, последующие усилители запираются, вследствие чего на выходах последующих усилителей сигналы отсутствуют. По этой причине на вход j-го дешифратора проходят лишь импульсы, имеющие одинаковую амплитуду. В случае декодирования СГ (синхрогруппы) j-м дешифратором на его выходе появляется импульс, который расширяется в формирователе импульса на время, равное длительности информационной группы (Т_ИГ). Выходной сигнал, формирователя импульса одновременно на время Т_ИГ через j-й двухвходовый элемент ИЛИ закрывает последующие усилители и открытый ключ.

При этом импульсы ИГ (информационной группы) через открытый ключ поступают на соответствующий вход N-входового элемента ИЛИ, выход которого является выходом селектора. Выходные сигналы усилителей с номерами меньшими j на выход селектора не проходят, так как СГ не превышают уровни порога пороговых элементов с номерами меньше j и поэтому они не декодируются в дешифраторах с номерами меньше j. Сигналы также отсутствуют на выходе усилителей с номерами больше j, как они были закрыты на время длительности Т_ИГ выходным сигналом j-го формирователя импульса. На выход устройства проходят лишь импульсы ИГ, имеющие вполне определенную амплитуду, которые усиливаются j-м усилителем выше уровня j-го порогового элемента и у которых декодируют импульсы СГ j-м дешифратором.

Однако прототип работает устойчиво в случае прихода только одной последовательности импульсов, какой-либо частоты или, если приходящие последовательности с разными частотами задержаны друг относительно друга на время, равное длительности импульса. В случае, если сигналы сдвинуты на время, не равное длительности импульса, то мы получаем следующую ситуацию - последовательности импульсов, приходящие с формирователей импульса через схемы ИЛИ, в ветвях усилителей меньшего порядка, закрывают последующие усилители на время длительности своих информационных групп и синхроимпульсов. Также, в прототипе, самый первый канал не защищен от всех амплитудных помех.

В прототипе, в качестве основного параметра выделения полезного сигнала из помех, была взята амплитуда и способ кодирования. Однако данное устройство не защищено от импульсных помех, отличающихся фазой от информационного сигнала, так как не включает в себя средств фазовой защиты. Поэтому импульсная помеха, отличающаяся фазой от полезного сигнала, беспрепятственно пройдет на выход. Эффект помехоустойчивости повышается, если взять дополнительно, в качестве параметра выделения полезного сигнала из помех, фазу сигнала.

Решаемая техническая задача - повышение помехозащищенности по отношению к импульсным помехам.

Решаемая техническая задача в селекторе импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления, содержащий N каналов обработки сигналов, каждый из которых содержит основной усилитель, соединенный последовательно с основным пороговым элементом, дешифратор, соединенный последовательно с формирователем импульса, и первый ключ, информационный вход которого соединен с входом дешифратора, а управляющий - с выходом формирователя импульса; основной усилитель последующего канала выполнен с коэффициентом усиления на порядок больше предыдущего, достигается тем, что каналы обработки сигналов соединенены параллельно, в каждый канал обработки сигналов введен предусилитель, с коэффициентом усиления на порядок меньше последующего, то есть основного усилителя, и дополнительный пороговый элемент, вход всего селектора является общим входом всех предусилителей, выход предусилителя соединен с информационным входом основного усилителя и входом дополнительного порогового элемента, выход дополнительного порогового элемента соединен с управляющим входом основного усилителя, каждый канал содержит блок фазовой защиты, выход основного порогового элемента соединен с входом блока фазовой защиты, выход блока фазовой защиты соединен с входом дешифратора и информационным входом первого ключа, выходы первых ключей каждого канала являются выходами селектора; где N - натуральный ряд чисел от 1 до ∞.

На фиг.1 приведена структурная схема селектора импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления; на фиг.2 показана диаграмма модификации импульсно-кодового сигнала, на фиг.3 - структурная схема блока фазовой защиты, входящего в состав каждого канала обработки сигналов; на фиг.4-10 - диаграммы напряжений, поясняющие работу селектора.

Селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления (Фиг.1), содержащий N каналов обработки сигналов, каждый из которых содержит основной усилитель 1_N, соединенный последовательно с основным пороговым элементом 2_N, дешифратор 3_N, соединенный последовательно с формирователем импульса 4_N и первый ключ 5_N, информационный вход которого соединен с входом дешифратора 3_N, а управляющий - с выходом формирователя импульса 4_N; основной усилитель 1_N последующего канала выполнен с коэффициентом усиления на порядок больше предыдущего, причем каналы обработки сигналов соединенены параллельно, в каждый канал обработки сигналов введен предусилитель 6_N, с коэффициентом усиления на порядок меньше последующего, то есть основного усилителя 1_N, и дополнительный пороговый элемент 7_N, вход всего селектора является общим входом всех предусилителей и импульсно-кодового сигнала (ИКС), к ИКС предъявляются следующие требования, а именно: считать первый импульс синхрогруппы - отсчетным, с ним будет сравниваться следующий импульс, причем Т_СГ≫Т_ОТСЧ, где Т_СГ - длительность синхрогруппы, а Т_ОТСЧ - длительность отсчетного импульса (Фиг.2), также для повышения надежности работы селектора, между пачками сигналов можно вставлять пачки стробирующих импульсов; выход предусилителя 6_N соединен с информационным входом основного усилителя 1_N и входом дополнительного порогового элемента 7_N, выход дополнительного порогового элемента 7_N соединен с управляющим входом основного усилителя 1_N, в качестве дополнительного параметра выделения полезного сигнала из помех взята фаза сигнала, поэтому каждый канал содержит блок фазовой защиты 8_N, выход основного порогового элемента 2_N соединен с входом блока фазовой защиты 8_N, выход блока фазовой защиты 8_N соединен с входом дешифратора 3_N и информационным входом первого ключа 5_N, выходы первых ключей 5_N каждого канала, являются выходами селектора; где N - натуральный ряд чисел от 1 до ∞. Например N может быть равно - 10. Система, обеспечивающая питание блоков, на чертеже не показана. Из требований, предъявляемых к ИКС, вытекает следующее - нет необходимости осуществлять изменение существующего оборудования, использующего ИКС.

Блок фазовой защиты 8_N (Фиг.3), входящий в состав каждого канала обработки сигналов, содержит следующие блоки - второй ключ 9, информационный вход которого является входом всего блока фазовой защиты 8_N, выход второго ключа 9 соединен с входом первого из m последовательно соединенных одинаковых зависимых одновибраторов 10_m с положительным временем восстановления, управляющий вход второго ключа 9 соединен с запирающим выходом первого одновибратора 10₁, также выходы всех одновибраторов 10_m соединены с т входами блока выбора среднего значения 11, выход блока выбора среднего значения 11 соединен с опорным входом фазового детектора 12 и с входами k одновибраторов 10_m, причем k=2, 3,..., m-1, выход фазового детектора 12 соединен с блоком взятия напряжения по модулю 13, блоки - выбора среднего значения 11 и взятия напряжения по модулю 13 могут быть реализованы по стандартным, опубликованным в литературе схемам, выход блока взятия напряжения по модулю 13 соединен с входом инвертора 14 и с входом сброса первого одновибратора 10₁, выход инвертора 14 соединен с одним входом элемента И 15, второй вход элемента И 15 соединен с общим входом всего блока фазовой защиты 8_N, общий вход блока фазовой защиты 8_N соединен с входом фазовращателя π/2 16, выход фазовращателя π/2 16 соединен с информационным входом фазового детектора 12, с информационным входом счетчика ошибок 17 соединен выход блока взятия напряжения по модулю 13, а вход сброса счетчика ошибок 17 соединен с выходом таймера 18, выход счетчика ошибок 17 соединен с m+1 входом блока выбора среднего значения 11 и с входом сброса таймера 18, выход элемента И 15 является общим выходом всего блока фазовой защиты 8_N; где m - натуральный ряд чисел от 1 до ∞. Например, m может быть равно - 10.

Селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления работает следующим образом. Коэффициент усиления основного усилителя вышестоящего канала обработки сигналов больше на порядок соответствующего усилителя в нижестоящем канале. Коэффициенты усиления можно задать любыми, исходя из цели применения данного устройства. Все каналы обработки сигналов селектора работают идентично. Поэтому для удобства будем рассматривать работу только одного канала N. Можно выделить два основных режима работы селектора: при амплитудных помехах, при фазовых помехах.

Рассмотрим работу селектора при амплитудных помехах. Амплитуда импульсной помехи за время одного сеанса связи может изменяться в широком динамическом диапазоне, т.е. имеет место амплитудное различие между импульсами полезного сигнала и импульсной помехи. Поэтому результирующее колебание на входе селектора представляет собой модулированный по амплитуде сигнал, изменяющийся за время одного сеанса связи в широком динамическом диапазоне, который может достичь более 50 дБ по напряжению. Импульсы сигнала и помехи поступают на вход селектора, то есть одновременно в каждый канал обработки сигналов селектора на входы всех предусилителей 6_N. Выходной сигнал каждого предусилителя 6_N поступает на вход соответствующего дополнительного порогового элемента 7_N и информационный вход основного усилителя 1_N. Далее сигнал поступает на вход основного порогового элемента 2_N. После основного порогового элемента 2_N сигнал проходит на блок фазовой защиты 8_N. Блок фазовой защиты 8_N не участвует в режиме работы селектора при амплитудных помехах, и беспрепятственно пропускает импульсы, имеющие ту же фазу, что и импульсы информационного сигнала. Поэтому работу блока фазовой защиты 8_N рассмотрим в режиме работы селектора при фазовых помехах, а сейчас будем считать, что сигнал с основного порогового элемента 2_N сразу поступает на дешифратор 3_N, без изменений. В исходном состоянии первый ключ 5_N закрыт и открывается на время длительности Т_ИГ лишь в случае появления сигнала на выходе дешифратора 3_N и формирователя импульса 4_N. Поэтому импульсы СГ через первый ключ 5_N не проходят.

В случае повышения уровня порога усиленным выходным импульсом предусилителя 6_N дополнительного порогового элемента 7_N его выходной сигнал передается на управляющий вход основного усилителя 1_N и его закрывает, на время, равное длительности импульса, вследствие чего на выходе основного усилителя 1_N сигналы отсутствуют. По этой причине на вход дешифратора 3_N проходят лишь импульсы полезного сигнала, имеющие определенную одинаковую амплитуду. В случае декодирования СГ дешифратором 3_N на его выходе появляется импульс, который расширяется в формирователе импульса 4_N на время, равное длительности Т_ИГ.Выходной сигнал формирователя импульса 4_N одновременно на время Т_ИГ открывает закрытый первый ключ 5_N. При этом импульсы ИГ через открытый первый ключ 5_N поступают на соответствующий выход селектора. Выходные сигналы основного усилителей 1_N, имеющие амплитуду меньше определенного значения амплитуды полезного сигнала, на выход селектора не проходят, так как для рассматриваемой ситуации СГ не превышают уровни порога пороговых элементов 2_N, и поэтому они не декодируются в дешифраторе 3_N.

Таким образом, на выход селектора проходят лишь импульсы ИГ, имеющие вполне определенную амплитуду, которые усиливаются основным усилителем 1_N выше уровня основного порогового элемента 2_N и у которых декодируются импульсы СГ дешифратором 3_N.

В качестве примера рассмотрим защиту сигнала от сильных и слабых амплитудных помех. Эта ситуация соответствует случаю U_Иi<U_C<U_Иi+J. Здесь U_С - импульсы сигнала; U_Иi, U_Иi+j - импульсы помехи, слабые импульсы помехи пронумерованы от 1 до i, а сильные i,..., J, где i, J - число импульсов помехи (i, J - натуральные ряды чисел от 1 до ∞). Импульсы полезного сигнала, имеющие амплитуду средней величины (Фиг.4, диаграмма а) по сравнению с амплитудами импульсов помехи (Фиг.4, диаграмма б), усиливается выше порогового уровня U_И основного порогового элемента 2_N. Слабые же импульсы помехи до порогового уровня основного порогового элемента 2_N не усиливаются (Фиг.4, диаграмма г) и на выход основного порогового элемента 2_N не проходят. Сильные помехи усиливаются выше порогового уровня в предусилителе 6_N (Фиг.4, диаграмма в), превышают уровень порога дополнительного порогового элемента 7_N, закрывают на время длительности импульса помехи основной усилитель 1_N и на выход основного порогового элемента 2_N (Фиг.4, диаграмма д) не проходят. Импульсы СГ декодируются в дешифраторе 3_N (Фиг.4, диаграмма а), расширяются до Т_ИГ в формирователе импульса 4_N и выходной сигнал формирователя импульса 4_N открывает на время Т_ИГ соответствующий первый ключ 5_N (Фиг.4, диаграмма е). Помехи через первый ключ 5_N не проходят, а проходят только импульсы ИГ полезного сигнала на выход первого ключа 5_N, а значит на выход соответствующего канала обработки сигналов селектора. Первый канал прототипа в этом случае не защищен от амплитудных помех с амплитудой, превышающей амплитуду сигнала.

Рассмотрим работу селектора в режиме приема сигналов при фазовых помехах, т.е. на вход селектора поступает импульсно-кодовый сигнал и импульсные помехи, отличающиеся от информационных импульсов начальной фазой, назовем их фазовыми помехами. Импульсы, отличающиеся от информационного сигнала по амплитуде, после соответствующих преобразований, описанных выше, в блоках: предусилителе 6_N, дополнительном пороговом элементе 7_N, основном усилителе 1_N, основном пороговом элементе 2_N - не прошли на выход основного порогового элемента 2_N. Поэтому на выходе основного порогового элемента 2_N остались только импульсы полезного сигнала одинаковой амплитуды и фазовые помехи. Далее основные преобразования с сигналом происходят в блоке фазовой защиты 8_N. С основного порогового элемента 2_N сигнал поступает на блок фазовой защиты 8_N. Работа блока фазовой защиты 8_N основана на относительном фазовом детектировании, то есть начальная фаза каждого пришедшего импульса сравнивается с начальной фазой предшествующего. Если импульс не является помехой, то фазы у них совпадают (Фиг.5, где U1 - предшествующий импульс, a U2 - последующий) и сигнал пройдет на выход блока фазовой защиты 8_N. Помеха будет отличаться начальной фазой от сигнала (Фиг.6-8), в этом случае помеха на выход не пройдет. На фиг.6-8, U1 - сигнальный импульс, а U2 - помеха. Из теории схемотехники известно, что выходной импульс зависимого положительного одновибратора зависит от входного импульса, то есть одновибраторы 10_m можно настроить таким образом, что длительности и периоды повторения их выходных импульсов будут равняться входному сигналу. Получается, что блок фазовой защиты 8_N может работать при любой длительности, периоде повторения входного сигнала, то есть инвариантен к параметрам входного сигнала.

Блок фазовой защиты 8_N работает следующим образом. Приходит первый импульс информационного сигнала (ПИИС), который также является отсчетным импульсом, проходит через второй ключ 9 и поступает на первый одновибратор 10₁. В ответ на него, в первом однобраторе 10₁, через заданный промежуток времени t, определяемый схемотехнической конструкцией одновибратора, например 10 мкс, вырабатывается ответный импульс, который поступает на следующий одновибратор 10₂ и на первый вход блока выбора среднего значения 11. Все одновибраторы 10_m идентичны и работают одинаково. Также первый информационный импульс поступает на фазовращатель π/2 16, где осуществляется сдвиг на π/2 (90°) и на элемент И 15. После фазовращателя π/2 16 ПИИС поступает на информационный вход фазового детектора 12, в это время на опорном входе фазового детектора 12 нет сигнала, поэтому на выходе фазового детектора 12, а значит блока взятия напряжения по модулю 13, входе сброса первого одновибратора 10₁, информационном входе счетчика ошибок 17 - "0". На выходе инвертора 14 и обоих входах элемента И 15 - "1", значит на выход блока фазовой защиты 8_N проходит ПИИС.

Второй импульс информационного сигнала (ВИИС) проходит через второй ключ 9 и поступает на первый одновибратор 10₁. К этому моменту в первом одновибраторе 10₁ выработался ответный импульс на ПИИС. Ответный импульс с первого одновибратора 10₁ поступает на второй одновибратор 10₂ и на первый вход блока выбора среднего значения 11. С блока выбора среднего значения 11 выходной импульс поступает на опорный вход фазового детектора 12 и на входы k одновибраторов 10_m, одновременно с ВИИС сдвинутым на π/2 после фазовращателя π/2 16 и, поступающим на информационный вход фазового детектора 12 и один вход элемента И 15. Так как сигналы, пришедшие на фазовый детектор 12, сдвинуты друг относительно друга на π/2, то фазовый детектор 12 выдаст напряжение "0". Далее сигнал проходит без изменений через блок взятия напряжения по модулю 13, поэтому на входе сброса первого одновибратора 10₁ и информационном вход счетчика ошибок 17 - "0". Сигнал инвертируется на инверторе 14 и поступает на другой вход элемента И 15. Таким образом, на обоих входах элемента И 15, в этот момент - "1". Поэтому с элемента И 15 ВИИС, без изменений, проходит на выход блока фазовой защиты 8_N. Так, блок фазовой защиты 8_N работает в отсутствии помех.

Теперь рассмотрим работу блока фазовой защиты 8_N в наиболее вероятных случаях приема сигнала на фоне импульсных помех (в этом и последующих случаях работа схемы рассматривается при воздействии помех, отличающихся от информационных импульсов начальной фазой), помеха сдвинута по фазе относительно импульса сигнала, то есть она будет опережать или отставать от сигнала. Например, возьмем сдвиг между сигналом и помехой ϕ=π/2 (Фиг.7, 8).

Рассмотрим случай, когда помеха опережает сигнал (Фиг.6). Блок фазовой защиты 8_N будет работать как в случае отсутствия помех, только после фазовращателя π/2 16 сдвиг между импульсами полезного сигнала и помехи станет равным "0". Таким образом, на опорном и информационном входе фазового детектора 12 будут сигналы без фазового сдвига. Следовательно, на выходе фазового детектора 12 будет "1". Дальше, сигнал с фазового детектора 12 поступает на вход блока взятия напряжения по модулю 13, без изменений проходит через него и поступает на вход сброса первого одновибратор 10₁, который к этому моменту начал вырабатывать выходной импульс с фазой помехи, и сбрасывает его. На информационном входе счетчика ошибок 17 - "1", счетчик ошибок 17 начинает считать количество помех. Также выходной сигнал блока взятия напряжения по модулю 13 инвертируется на инверторе 14, поэтому на одном входе элемента И 15 - "0", а на другом - "1". Следовательно, помеха на выход элемента И 15, а значит и всего блока фазовой защиты 8_N, не проходит.

Рассмотрим случай, когда помеха отстает от сигнала (Фиг.7), после фазовращателя π/2 16 сдвиг между сигналом и помехой станет равным "π" (Фиг.8). Таким образом, на опорном и информационном входе фазового детектора 12 будут сигналы с фазовым сдвигом "π". Следовательно, на выходе фазового детектора 12 будет "-1". Дальше сигнал с фазового детектора 12, после взятия его по модулю в блоке взятия напряжения по модулю 13, поступает на вход сброса первого одновибратор 10₁, который к этому моменту начал вырабатывать выходной импульс с фазой помехи, и сбрасывает его. Также выходной сигнал инвертируется в инверторе 14 и поэтому на одном входе элемента И 15 - "0", а на другом - "1". Помеха на выход блока фазовой защиты 8_N не проходит.

Далее рассмотрим случай, когда между предшествующем и последующим импульсом (позиции - 4 и 8, Фиг.9, диаграмма а) есть нулевые позиции. На фиг.3 видно, что выход блока выбора среднего значения 11 соединен с входами k одновибраторов 10_m, k=2, 3,..., m-1, то есть цепочка одновибраторов 10_m и блок выбора среднего значения 11 работают как генератор, параметры которого зависят от входного импульса, и который вырабатывает импульсы одинаковой длительности и периода повторения. В этом случае на входы 2,..., m-1 блока выбора среднего значения 11 поступят импульсы с 2,..., m-1 одновибраторов, и после этого блок выбора среднего значения 11 выдаст импульс, усредненной длительности, на опорный вход фазового детектора 12 и опять же на входы k одновибраторов 10_m. Чем больше одновибраторов 10_m и чем точнее они работают, тем точнее будет выделяться разность фаз на фазовом детекторе 12. Таким образом, фазовый детектор 12 выдаст сигнал разности фаз между импульсом, поступившими на его опорный вход и информационный вход. Далее, если импульс не является помехой, как в нашем случае, он проходит на выход блока фазовой защиты 8_N, а на входе сброса первого одновибратора 10₁ будет отсутствовать сигнал сброса, поэтому он будет вырабатывать ответный импульс, который затем пройдет на второй, третий, ..., m-й одновибратор 10_m, блок выбора среднего значения 11 и так далее.

Рассмотрим случай, когда предшествующий сигнал является помехой, а последующий сигнал появляется через несколько нулевых позиций, а за ним опять следуют несколько нулевых позиций (Фиг.9, диаграмма 6, помеха закрашена в черный цвет). Фаза импульса, следующего за помехой, будет сравниваться с фазой импульса, вышедшего с блока выбора среднего значения 11, то есть устройство работает, как и в предыдущем случае. В этом случае при обнаружении разности фаз на фазовом детекторе, отличной от π/2, первый одновибратор 10₁ сбросится в ноль и помеха на выход блока фазовой защиты 8_N не пройдет. Фаза следующих за помехой импульсов будет сравниваться с фазой, предшествующим помехе, импульса полезного сигнала, который вырабатывается цепочкой одновибраторов 10_m, и усредняется на блоке выбора среднего значения 11.

В случае, когда помеха следует за сигналом через несколько нулевых позиций (Фиг.9, диаграмма в), на фазовом детекторе 12 также произойдет сравнение фазы помехи и фазы импульса, вышедшего с блока выбора среднего значения 11. Фазовый детектор 12 обнаружит разность фаз, отличную от π/2, и первый одновибратор 10₁ сбросится в ноль, помеха также на выход блока фазовой защиты 8_N не пройдет. Блок фазовой защиты 8_N будет работать аналогично, если между помехой и предшествующим сигналом есть нулевые позиции, и далее за помехой, опять же, следует сигнал через несколько нулевых позиций (Фиг.9, диаграмма г).

Рассмотрим случай, когда помеха попадает между импульсами сигнала (помеха между импульсами - позиция 2 и позиция 3, Фиг.9 диаграмма д). Помеха в этом случае не пройдет даже на вход первого одновибратора 10₁, так как он в этот момент вырабатывает выходной ответный импульс на предшествующий импульс и подает запирающее напряжение на управляющий вход второго ключа 9. Так как на одном входе элемента И 15 "0", а на другом - "1", то на выход блока фазовой защиты 8_N, помеха не пройдет.

Существует вероятность попадания помехи вместо отсчетного импульса, она очень мала, но, тем не менее, это приведет к тому, что все импульсы сигнала будут приниматься как ошибки, и поэтому ошибок будет очень много. В этом случае на m входы блока выбора среднего значения 11 будут поступать импульсы одновибраторов 10_m, они вырабатывают импульсы, идентичные помехе. Далее на фазовом детекторе 12 импульсы сигналов будут идентифицироваться как помехи и первый одновибратор 10₁ будет сбрасываться в ноль. Одновибраторы 10_m же вместе с блоком выбора среднего значения 11 будут вырабатывать ошибочные импульсы (Фиг.10, диаграмма а). Для того, чтобы избежать этого в блок фазовой защиты 8_N после блока взятия напряжения по модулю 13 включен счетчик ошибок 17 и таймер 18. Счетчик ошибок 17 считает количество импульсов помех до определенного значения (это значение можно задать любым, руководствуясь типом среды передачи или другими параметрами, вручную или автоматически), далее счетчик ошибок 17 подает короткий импульс (Фиг.10, диаграмма б), на вход m+1 блока выбора среднего значения 11. С блока выбора среднего значения 11 выходной импульс будет сдвинут на определенное среднее время t_cp (Фиг.10, диаграмма в), выходной импульс будет сдвигаться до тех пор, пока блок фазовой защиты 8_N не откорректируется (Фиг.10, диаграмма д). На информационный вход счетчика ошибок 17 в этом случае перестанут поступать импульсы, и он не будет выдавать выходной импульс на вход m+1 блока выбора среднего значения 11. Таким образом, блок фазовой защиты 8_N автоматически откалибровывается. С течением времени в счетчике ошибок 17 будет накапливаться информация о помехах, и поэтому через определенные периоды времени его необходимо обнулять. Для этого в схему включен таймер 18 (время обнуления счетчика ошибок 17 можно задавать вручную или автоматически). Таймер 18, через некоторый период времени, подает импульс на вход сброса счетчика ошибок 17, который его обнулит. Счетчик ошибок 17 и таймер 18 соединены обратной связью. Это необходимо для того, чтоб таймер 18 тоже обнулялся после того, как в счетчике ошибок 17 насчитается определенное количество ошибок и он выдаст импульс на выход.

С выхода блока фазовой защиты 8_N сигнал поступает на дешифратор 3_N. Импульсы СГ декодируются в дешифраторе 3_N, расширяются до Т_ИГ в формирователе импульса 4_N и его выходной сигнал открывает на время Т_ИГ соответствующий первый ключ 5_N. Помехи через первый ключ 5_N не проходят, а проходят только импульсы ИГ полезного сигнала на выход соответствующего канала обработки сигналов селектора.

Из всех выше рассмотренных случаев работы селектора при фазовых помехах видно, что селектор устойчиво работает при попадании одиночных и пачек различных видов фазовых импульсных помех (Фиг.9, диаграмма е). В прототипе в этом случае будет сбой полезного сигнала.

Селектор импульсно-кодовых сигналов с дискретной автоматической регулировкой усиления, содержащий N каналов обработки сигналов, каждый из которых содержит основной усилитель, соединенный последовательно с основным пороговым элементом, дешифратор, соединенный последовательно с формирователем импульса, и первый ключ, информационный вход которого, соединен с входом дешифратора, а управляющий - с выходом формирователя импульса; основной усилитель последующего канала выполнен с коэффициентом усиления на порядок больше предыдущего, отличающийся тем, что каналы обработки сигналов соединены параллельно, в каждый канал обработки сигналов введены предусилитель с коэффициентом усиления на порядок меньше коэффициента усиления соответствующего основного усилителя, и дополнительный пороговый элемент, вход всего селектора является общим входом всех предусилителей, выход предусилителя соединен с информационным входом основного усилителя и входом дополнительного порогового элемента, выход дополнительного порогового элемента соединен с управляющим входом основного усилителя, каждый канал содержит блок фазовой защиты, выход основного порогового элемента соединен с входом блока фазовой защиты, выход блока фазовой защиты соединен с входом дешифратора и информационным входом первого ключа, выходы первых ключей каждого канала являются выходами селектора, где N - натуральный ряд чисел от 1 до ∞.