Патент ссср 233296

 

О0 ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

233296

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства _#_

Заявлено 09Х11!.1967 (№ 1178242/18-24) с присоединением заявки №

Приоритет

Кл. 42тттз, 7/38

МП1i G 061

УД1 681.325.54:681. .325.575 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 18.Х11.1968. Бюллетень ¹ 2 за 1969 г, Дата опубликования описания 18.IV.1969

Авторы изобретения

Н. H. Быченок и Ю. Л. Иваськив

Институт кибернетики АН Украинской ССР

Заявитель

ДЕСЯТИЧНОЕ ВЪ|ЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Известны десятичные вычислительные устройства последовательного действия, состоящие из преобразователей фазо-импульсного представления чисел в пространственно-импульсное представление чисел, преобразователей пространственно-импульсного представления чисел в фазо-импульсное представление чисел сум»ирующего и множительного блоков, логические схемы и блок микропрограммного управления.

Структура известного устройства сложна и требует большого количества оборудования.

Предлагаемое устройство отличается тем, что в Hpì выходы входного преобразователя фазо-импульсного представления чисел в пространственно-импульсное представление чисел подключены ко входам преобразователей пространственно-импульсного представления чисел в фазо-импульсное представление чисел суммирующего и множительного блоков и через схемы «И» ко входу декодирующей схемы блока микропрограммного управления.

Это позволяет упростить устройство.

На чертеже изображена схема предлагаемого устройства.

Десятичное вычислительное устройство содержит схему (входной преобразователь) 1 для преобразования фазо-импульсного представления чисел в пространственно-импульсное представление чисел, слагаемых или кодов микроопераций в пространственно-импульсное представлен чисел. Выходы схемы

1 соединяются со входами схемы (преобразователя) 2 для прсобразования пространственно-импульсного представления чисел слагаемых в фазо-импульсное представление чисел: со входами схемы (преобразователя) 8 для преобразования пространственно-импульсного представления чисел сомножителей в фазо10 импульсное представление чисел и через схемы 4 — 7 «И» со входами декодирующей cxe»bl 8 блока микропрограммного управления (на чертеже не показан).

Схемы 4 — 7 «И» разделяют работу устройства в режиме выполнения операции умно>кения или сложения (сигнаl с выхода схемы 1 поступает на вход схемы 8 или 2) от работы в режиме устройства микропрограммного управления (сигнал с выхода схемы 1 поступает на вход схемы 8). Количество схем 4 — 7

«И» определяется количеством микроопераций, требуемых для выполнения в устройстве арифметических операций и обычно равно

20 — 80. Управление схемами 4 — 7 «И», а также управление схемами 9 — 10 «11» (связь по входам 11 и 12) осуществляется с помощью сигналов, поступающих по входу 18 от устройства управления машины, в которой применяется данное вычислительное устройств

233296

3

На входе схемы 1 стоят две схемы 14 и 15

«ИЛИ», которые собирают фазо-импульсные сигналы перемножаемых или складываемых цифр, а также коды микроопераций.

По выходу 1б схемы 8 поступает сигнал, разрешающий считывание сигналов цифр переносов (при умножении) через соответствующую схему 17 «И» на выходе матрицы умножения (выход 18).

Для разъяснения принципа работы предлагаемого вычислительного устройства рассмотрим его работу в режимах сложения и умножения.

Режим сложения. Выполнению собственно операции сложения предшествует передача кода микрооперации сложения из регистра хранения кодов микроопераций по входу 11 и 12 через схемы 9 — 10 «И» и 14, 15 «ИЛИ» на входы схемы 1. Управление прохождением этого кода через схемы 9 и 10 «И» осуществляется с помощью сигнала, проходящего по входу 18 от устройства управления машиной в целом.

Фазо-импульсное представление кода микрооперации сложения преобразуется схемой 1 в пространственно-импульсное, которое в форме импульсного сигнала поступает в одну пз схем 4 — 7 «И», расположенных на входе схемы 8. Наличие на входе 18 управляющего сигнала разрешает поступление указанного пространственно-импульсного представления кода микрооперации сложения через схемы 4 — 7

«И» на вход схемы 8.

После дешифрации в схеме 8 код микрооперации сложения появляется в форме управляющих сигналов на выходах 1б и 19 этой схемы. Полученные таким образом сигналы разрешают выполнение собственно операции сложения.

По входам 20 и 21 на вход вычислительного устройства поступают фазо-импульсные сигналы цифр одноименных разрядов слагаемых, начиная с младших. Проходя вначале через схемы 22, 28 «И» и 14, 15 «ИЛИ», эти сигналы появляются на входе схемы 1. Управление схемами 22, 28 «И» осуществляется сигналом, приходящим по выходу 19 схемы 8.

После преобразования фазо-импульсных сигналов цифр слагаемых в схеме 1 на выходе этой схемы появляется пространственноимпульсное представление входных чисел, которые поступают на входы схем 2 и 8. Благодаря наличию управляющего сигнала на входе 18 с выхода 24 схемы 2 будут считаны через схему 25 «И» фазо-импульсные сигналы суммы входных чисел (выход 2б) .

Режим умножения. После установки в регистре микроопераций кода начальной микрооперации умножения, этот код поступает по входам 11 и 12 в цепь, рассмотренную выше при отработке начала микрооперации сложения, и вызывает появление на выходах 19, 27 и 28 схемы 8 управляющих сигналов.

Затем на вход вычислительного устройства по входам 29 и 21 через схемы 22, 28 «И» ti

14, 15 «ИЛИ» поступают фазо-импульсные сигналы цифр хгножиМого и множителя. Управление прохождением этих сигналов через схемы 22, 28 «И» осуществляется с помощью сигнала, приходящего по выходу 19 схемы 8

После преобразования фазо-импульсных сигналов цифр сомножителей в схеме 1 на выходе этой схемы появляется пространственноимпульсное представление входных чисел, которое поступает на входы схем 2 и 8. Благодаря наличию управляющих сигналов на выходах 27 и.28 со схемы 8 будут считаны через схемы 17, 29 «И» фаза-импульсные сигналы поразрядных произведений по mod 10 (выход

80) и переносов (выход 18) .

Затем вычислительное устройство снова работает в режиме установки схемы 8 в новое состояние для управления отработкой следующей микрооперации — сложения полученных поразрядных произведений по mod 10 и соответствующих переносов. Выполнение микрооперации приводит к появлению на выходе схемы 2 (выход 2б) цифр частичного произведения.

Предмет изобретения

Десятичное вычислительное устройство последовательного действия, состоящее из преобразователей фазо-импульсного представления чисел в пространственно-импульсное представление чисел, преобразователей пространственно-импульсного представления чисел в фазо-импульсное представление чисел суммирующего и множительного блоков, логические схемы и блок микропрограммного управления, от ги гагогчееся тем, что, с целью упрощения устройства, в нем выходы входного преобразователя фазо-импульсного представления чисел в пространственно-импульсное представление чисел подключены ко входам преобразователей пространственно-импульсного представления чисел в фазо-импульсное представление чисел суммирующего и множительного блоков и через схемы «И» ко входу декодирующей схемы блока микропрограммного управления.

233296

Составитель А. А. Плащин

Редактор В. Н. Торопова Текред Л. К. Малова Корректор Г. И. Плешакова

Заказ 5!6/14 Тираж 437 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапупова, 2