Десятичное пересчетное устройство

 

О П И C А Н И Е 2333ОЗ и зо ы итон ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Сокизлистическик

Республик, ;„ К+"-Я, фУ ф

Зависимое от авт. свидетельства М

Кл 42ш, 5/00

21а1, 36, 22

Заявлено 14.Х1!.1967 (¹ 1203155/18-24) с присоединением заявки М

МП1, G 06m

Н 031

УД1(681.3,055:621.374..32 (088.8) Приоритет

Комитет ао делам изобретений и открытий ори Совете Министров

СССР

Опубликовано 18.Х!1.1968. Бюллетень, и 2 за 1969 г.

Дата опубликования описания 16.1 .1969

Автор изобретения

В. Ф. Атаманов

Заявитель

ДЕСЯТИЧНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО

Предложенное десятичное пересчетное устройство относится к области электронно-измерительной техники и предназначено для пересчста импульсов, в частности может быть использовано в электронно-счетных частотомерах.

Известны схемы десятичных пересчетных устройств с использованием двойного преобразования входного сигнала, содержащие делители с коэффициентом деления «2» и «5», что позволяет без значительного увеличения цикла измерения и при наличии счетных декад, быстродействие которых может быть на несколько порядков ниже входной частоты, создавать пересчетные устройства с быстродействием до 200 лги.

Однако известные десятичные устройства с двойным преобразованием входного сигнала требуют использования довольно сложной считывающей системы и двух умножителей импульсов.

Предложенное у стройство отличается тем, что выход делителя с коэффициентом деления «5» подключен к запрещающему выходу схемы «запрет», à выход делителя с коэффициснтом деления «2» через схему «запрет» соединен с одним из входов схемы «ИЛИ», другой вход которой связан с выходом дешифратора, а его входы — со всеми выходами двух вышеупомянутых делителей и входом

«перенос».

Это позволяет упростить схему предложенного устройства.

Схема десятичного пересчетного устройства для и, равного трем, приведена на чертеже.

5 Устройство состоит из делителя 1 с коэффициентом деления «2», выход которого соединен со входом делителя 2 с коэффициентом деления «5» и входом схемы «запрет» 8, запрещающий вход которой соединен с выходом

10 делителя 2.

Выход делителей 1 и 2 соединены со входами дешифратора 4, а олин из его входов— со входом 5 «перенос». Выход дешифратора 4 и выход схемы «запрет» 8 соединены со вхо15 дами схемы «ИЛИ» 6, выход которой является выходом 7 устройства.

С выхода 8 дешифратора 4 снимаются необходимые управляющие потенциалы на устройство индикации.

20 Перед каждым циклом измерения делители

1 и 2 устанавливаются в нулевое состояние.

Импульсы в течение времени счета поступают па делите ib 1, с выхода которого импульсы в количестве " (где ц,,— число вход8 ных импульсов делителя 1) поступают на делитель 2 и схему запрета 8. На схему запрета 8 заведены управля1ощие потенциалы с де30 лителя 2 таким образом, что импульс с выхо233308

Предмет изобретения

Bxod

0 ——

Составитель Ю. Н. Колобов

Текред Л. К. Малова 1(оррсктор Н. И. Харламова

Редактор Э. Н. Шибаева

Зака-, 517i19 Тираж 427 Подписное

ЦНИИПИ 1(омитста по делам изобретений и открытий прп Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 да делителя 1 соответствует переходу делителя 2 из нулевого состояния.

Выходы ячеек делителей 1 и 2 соединены с дешифратором 4. После прекращения счета на дешифратор 4 подается импульс переноса, который обеспечивает при сумме остатка, большей или равной 10, в делителе 1, определяемой делителем 2, подачу импульса с выхода дешифратора 4 через схему «ИЛИ» б на выход устройства. С дешифратора 4 на устройство индикации подается управляющий потенциал, отображающий разряд единиц суммы остатка в делителе 1 и цифры в разряде единиц, определяемой состоянием делителя 2.

Десятичное пересчетное устройство, содержащее последовательно соединенные делители с коэффициентом деления «2и» и «5», схему

«ИЛИ», схему «запрет» и дешифратор, отлпчаю иееся тем, что, с целью упрощения, выход делителя с. коэффициентом деления «5» подключен к запрещающему выходу схемы

10 «запрет», а выход делителя с коэффициентом деления «2" » через схему «запрет» соединен с одним из входов схемы «ИЛИ», другой вход которой связан с выходом дешифратора, à его входы — со всеми выходами двух вышеупо15 мянутых делителей и входом «перенос».