Дифференциальный усилитель с повышенным ослаблением помехи по питанию

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в повышении коэффициента подавления помехи по питанию. Дифференциальный усилитель (ДУ) содержит первый (1) и второй (2) входные транзисторы (Т), объединенные базы которых связаны с первым (3) входом ДУ, третий (4) и четвертый (5) входные Т, объединенные базы которых связаны со вторым (6) входом ДУ, токостабилизирующий двухполюсник (7), включенный между шиной источника питания (8) и объединенными эмиттерами Т (1, 2, 4 и 5), первое (9) токовое зеркало (ТЗ), вход которого соединен с коллектором второго Т (2), а выход подключен к коллектору четвертого Т (5) и выходу (10) ДУ, второе ТЗ (11), вход которого соединен с коллектором третьего Т (4), а выход подключен к коллектору первого Т (1). Вход первого ТЗ (9) соединен с выходом второго ТЗ (11). 6 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях, компараторах, работающих в широком диапазоне изменения напряжения питания).

Известны схемы классических дифференциальных усилителей (ДУ), реализованных на основе токового зеркала, включенного в цепь нагрузки входного параллельно-балансного каскада [1-3]. Для установления их статического режима, как правило, применяются транзисторные источники опорного тока в общей эмиттерной цепи входного параллельно-балансного каскада. Известны также схемы ДУ с активными нагрузками, в которых применяется параллельное включение эмиттерно-базовых переходов нескольких входных транзисторов [4-6].

Однако вышеуказанные схемотехнические решения становятся малоэффективными в аналоговых микросхемах с низковольтным питанием. Во-первых, классические транзисторные источники опорного тока (ИОТ) на современных интегральных транзисторах при миллиамперных токах эмиттера имеют сравнительно невысокое выходное сопротивление (15-30 кОм). Во-вторых, применение классических ИОТ отрицательно сказывается на допустимом диапазоне изменения входного синфазного сигнала U_синф.max, которые «съедают» 0,6÷0,7 В от U_синф.max.

С другой стороны, замена ИОТ на токостабилизирующий резистор R₀ в большинстве случаев неприемлемо, так как невысокие значения R₀ существенно ухудшают подавление помехи по питанию.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте Японии JP 2003/110379, содержащий первый 1 и второй 2 входные транзисторы, объединенные базы которых связаны с первым 3 входом дифференциального усилителя, третий 4 и четвертый 5 входные транзисторы, объединенные базы которых связаны со вторым 6 входом дифференциального усилителя, токостабилизирующий двухполюсник 7, включенный между шиной источника питания 8 и объединенными эмиттерами первого 1, второго 2, третьего 4 и четвертого 5 входных транзисторов, первое 9 токовое зеркало, вход которого соединен с коллектором второго 2 входного транзистора, а выход подключен к коллектору четвертого 5 входного транзистора и выходу 10 дифференциального усилителя, второе 11 токовое зеркало, вход которого соединен с коллектором третьего 4 входного транзистора, а выход подключен к коллектору первого 1 входного транзистора.

Существенный недостаток известного ДУ состоит в том, что он имеет невысокий коэффициент подавления помехи по питанию.

Основная цель предлагаемого изобретения состоит в повышении коэффициента подавления помехи по питанию ДУ (К_пп). Причем высокие значения К_пп обеспечиваются при построении цепи стабилизации статического режима ДУ на основе сравнительно низкоомного резистора R₀.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, объединенные базы которых связаны с первым 3 входом дифференциального усилителя, третий 4 и четвертый 5 входные транзисторы, объединенные базы которых связаны со вторым 6 входом дифференциального усилителя, токостабилизирующий двухполюсник 7, включенный между шиной источника питания 8 и объединенными эмиттерами первого 1, второго 2, третьего 4 и четвертого 5 входных транзисторов, первое 9 токовое зеркало, вход которого соединен с коллектором второго 2 входного транзистора, а выход подключен к коллектору четвертого 5 входного транзистора и выходу 10 дифференциального усилителя, второе 11 токовое зеркало, вход которого соединен с коллектором третьего 4 входного транзистора, а выход подключен к коллектору первого 1 входного транзистора, предусмотрены новые элементы и связи - вход первого 9 токового зеркала соединен с выходом второго 11 токового зеркала.

Схема заявляемого устройства показана на фиг.2.

На фиг.3 показаны схемы заявляемого (верхний ряд) и известного (нижний ряд) ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.4 - фиг.6 показана частотная зависимость коэффициента подавления помехи по питанию заявляемого (новая схема) и известного (прототип) ДУ при различных, но одинаковых значениях коэффициентов передачи по току токовых зеркал 11 и 9 (0,9; 0,95; 0,99).

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, объединенные базы которых связаны с первым 3 входом дифференциального усилителя, третий 4 и четвертый 5 входные транзисторы, объединенные базы которых связаны со вторым 6 входом дифференциального усилителя, токостабилизирующий двухполюсник 7, включенный между шиной источника питания 8 и объединенными эмиттерами первого 1, второго 2, третьего 4 и четвертого 5 входных транзисторов, первое 9 токовое зеркало, вход которого соединен с коллектором второго 2 входного транзистора, а выход подключен к коллектору четвертого 5 входного транзистора и выходу 10 дифференциального усилителя, второе 11 токовое зеркало, вход которого соединен с коллектором третьего 4 входного транзистора, а выход подключен к коллектору первого 1 входного транзистора. Вход первого 9 токового зеркала соединен с выходом второго 11 токового зеркала.

Рассмотрим работу заявляемого устройства фиг.2. Увеличение напряжения питания E₂ на величину е₂ приводит к увеличению тока через двухполюсник 7

где R7 - сопротивление двухполюсника 7.

Ток i₇ перераспределяется между эмиттерами транзисторов 1, 2, 3 и 4:

Поэтому коллекторные токи транзисторов 1, 2, 3; 4:

где α_n≈1 - коэффициент усиления по току эмиттера n-го транзистора.

Выходные токи токовых зеркал 11 и 9 связаны с их входными токами через коэффициенты передачи по току К_i11≈1 и К_i9≈1

где i_Σ=i_к2+i_к1-i₁₁ - входной ток токового зеркала 9.

Таким образом, паразитный ток в нагрузке R_н, обусловленный изменением напряжения питания е₂,

Если учесть, что элементы схемы имеют высокую идентичность (α₅=α₂=α₁=α₄≈α≈1, К_i9=K_i11=K_i≤1), то из последнего уравнения можно получить, что

где S_п.з - крутизна преобразования приращения напряжения питания е₂ в паразитный ток нагрузки в заявляемом ДУ.

В усилителе-прототипе ток в нагрузке R_н, обусловленный изменением напряжения питания,

где S_п.п - крутизна преобразования приращения напряжения питания в ток нагрузки ДУ-прототипа.

Таким образом, в предлагаемом усилителе существенно ослабляется влияние нестабильности напряжения питания е₂ на паразитный ток в нагрузке. Причем крутизна преобразования е₂ в i_н в схеме фиг.2 в А раз меньше, чем в схеме фиг.1, где

Приращение тока i_н, вызванное нестабильностью e₂, можно преобразовать в соответствующее ему изменение ЭДС смещения нуля (е_см) и соответствующий ему коэффициент подавления помехи по питанию (К_пп)

где S_d - крутизна преобразования дифференциального напряжения в выходной ток ДУ;

S_п - крутизна преобразования приращения напряжения питания в выходной ток ДУ.

Поэтому даже при одинаковых значениях крутизны S_d заявляемого и известного ДУ (S_d.з.=S_d.п) в схеме фиг.2 в А раз повышается коэффициент подавления помехи по питанию.

Полученные выше выводы подтверждаются результатами моделирования предлагаемой схемы в среде PSpice (фиг.4 - фиг.6). При коэффициентах передачи токовых зеркал 11 и 9 Gain=0,9 выигрыш по К_пп достигает 26 дБ. Если коэффициенты передачи токовых зеркал 11 и 9 имеют значение 0,95, то выигрыш по К_пп - 31,7 дБ. Если коэффициенты передачи по току токовых зеркал 11 и 9 принимают значения 0,99, то предлагаемое техническое решение увеличивает К_пп на 46 дБ, т.е. более чем в 100 раз.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Матавкин В.В. Быстродействующие операционные усилители [Текст] / В.В. Матавкин. - М.: Сов. Радио, 1989.

2. Операционные усилители с непосредственной связью каскадов [Текст] / В.И. Анисимов, М.В. Капитонов, Н.Н. Прокопенко, Ю.М. Соколов. - Л, 1979. - 148 с.

3. Полонников Д.Е. Операционные усилители: принципы построения, теория, схемотехника [Текст] / Д.Е. Полонников. - М., 1983. - 216 с.

4. Патент Японии JP 2003110379.

5. Патентная заявка США 2006/0215787.

6. Патент США № 5936465.

Дифференциальный усилитель с повышенным ослаблением помехи по питанию, содержащий первый (1) и второй (2) входные транзисторы, объединенные базы которых связаны с первым входом (3) дифференциального усилителя, третий (4) и четвертый (5) входные транзисторы, объединенные базы которых связаны со вторым входом (6) дифференциального усилителя, токостабилизирующий двухполюсник (7), включенный между шиной источника питания (8) и объединенными эмиттерами первого (1), второго (2), третьего (4) и четвертого (5) входных транзисторов, первое токовое зеркало (9), вход которого соединен с коллектором второго входного транзистора (2), а выход подключен к коллектору четвертого входного транзистора (5) и выходу (10) дифференциального усилителя, второе токовое зеркало (11), вход которого соединен с коллектором третьего входного транзистора (4), а выход подключен к коллектору первого входного транзистора (1), отличающийся тем, что вход первого токового зеркала (9) соединен с выходом второго токового зеркала (11).