Устройство для селекции сигналов звукового диапазона частот
О П И С А Н И Е 248336
ИЗОВРЕТЕНИЯ
Союз Сооетскит
Социалиотическиз
Реслублиз
Г, Кл. 42гпз ф(16
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 07.11.1968 (№ 1216718/18-24) с присоединением заявки №
Приоритет
Опубликовано 10Х11.1969. Бюллетень ¹ 2З
Дата опубликования описания 12.XEE.1969
Конитет ло аслан
МПК С 06f изобретений и открытий ори Совете Министров
СССР
УДК 681.325.67(08
Автор изобретения
Ли Си Кен
Ленинградский институт точной механики и оптики
Заявитель
УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ СИГНАЛОВ ЗВУКОВОГО
ДИАПАЗОНА ЧАСТОТ
Предложенное устройство относится к области вычислительной техники.
Известны устоойства, используемые для селекции сигналов, содержащие схему управления, распределители импульсов, входные регистры, запоминающие устройства и арифметическое устройство.
Предложенное устройство отличается тем, что содержит блок селекции сигналов, блок выделения длительности повторения одинаковых сигналов, причем блок селекции по первому входу подключен к блоку запоминания и сдвига информации, по второму входу соединен с первым распределителем импульсов, а по выходу соединен со входом блока выделения длительности повторения одинаковых сигналов, выход которого подключен ко второму входу счетчика импульсов.
Кроме того, в предложенном устройстве блок селекции сигналов содержит матрицу наложения входных сигналов на эталон, выполненную на магнитных сердечниках, прошитых обмотками эталонных сигналов, матрицу селекции входных сигналов, входные обмотки которой подключены к соответствующим обмоткам эталонных сигналов.
Это позволяет упростить процесс селекции сигналов звукового диапазона частот в реальном масштабе времени при сокращении оборудования устройства.
На фиг. 1 представлена блок-схема описываемого устройства; на фиг. 2 — блок селекции сигналов.
Устройство для селекции сигналов содержит
5 схему управления 1, первый и второй распределители импульсов 2 и 8, счетчик импульсов
4, входной регистр 5, блок запоминания и сдвига информации б, блок селекции сигналов
7, блок выделения длительности повторения
10 одинаковых сигналов 8.
Блок селекции сигналов (см. фиг. 2) содержит дешифратор числа 9, дешифраторы адреса 10, формирователи токов 11 — 14, усилители чтения 15, матрицу lб наложения вход15 ных сигналов на эталоны, ферритовые сердечники 17 — 25 матрицы наложения входных сигналов на эталоны, матрицу 2б селекции вход. ных сигналов и ферритовые сердечники 27 — 35 матрицы селекции входных сигналов.
20 В основу селекции сложного сигнала в устройстве положен принцип совпадения входного сигнала с эталонным при наложении этих сигналов, а не при сравнении, которое всегда выражается через количественную оценку.
25 При этом сигнал сдвигается относительно эталона последовательно на один шаг, определяе. мый интервалом времени между двумя посгупающими значениями сигнала. В каждом шаге сдвига сигнала производится, наложение его
30 на эталоны.
248336
З0
При полном совпадении всех значений сигнала и эталона выделяется сигнал, показывающий, с каким эталоном произошло совпадение сигнала.
Каждый сложный сигнал при этом состоит из последовательности нескольких десятков чисел, например, из 32 чисел и значение каждого числа может меняться дискретно от одного до несколько десятков, например, до 2б.
Устройство работает следующим образом.
Сложный сигнал с произвольной начальной фазой и частотой в виде последовательности двоичных чисел х,, х +, ..., х +„поступает на вход устройства.
Входной сигнал х, через регистр 5 записывается в блок запоминания и сдвига информации 6 по первому адресу. Одновременно на вход схемы управления 1 поступает командный сигнал, который может быть выработан числом х при его поступлении в параллельном коде или может быть приходящим синхроим пульсом.
После каждого поступления х схема управления 1 вырабатывает определенное количество командных импульсов f, равное количеству чисел и, последовательность которых образует сигнал.
Командные импульсы f вырабатываются с частотой, определяемой минимальным интервалом времени между поступлениями двух чисел xi u xfil с тем, чтобы в этот интервал укладывалось определенное количество командных импульсов. Эти командные импульсы поступают на распределители импульсов 2 и 3.
Распределитель импульсов 8 и схема управления 1 производят последовательное считывание чисел с блока запоминания и сдвига информации 6, подачу этих чисел на блок селекции сигналов 7, начиная со старшего адреса с последующей записью (восстановлением) для сдвига из m-Io в m + 1 адрес.
Восстановление осуществляется с помощью обратной связи, причем оно производится не по тому же адресу т, а по адресу, на единицу большему т+ 1, что достигается прошивкой проводов восстановления со сдвигом на один адрес в сторону увеличения.
Считанное число с самого старшего адреса не восстанавливается ни по какому адресу.
Распределитель импульсов 2 и блок селекции сигналов 7 производят, начиная со старшего адреса, последовательное наложение дешифрованных значений сигнала на эталоны.
При этом в случае совпадения всех чисел, из последовательности которых состоит сигнал, со всеми значениями чисел, последовательность которых образует один из эталонов, образуется, выходной сигнал селекции д .
Таким образом, после каждого поступления одного значения х, производится селектиро35
60 вание сигнала путем наложения всех значений xj gg xg(yg — ц,..., хр, которые хранились в блоке запоминания и сдвига информации 6, на эталоны с частотой
Счетчик импульсов 4 подсчитывает количество наложений сигналов на эталоны для присвоения выходным сигналам номера наложения Р,, Рг+, в которых произошли совпадения сигналов с эталонами.
Блок выделения длительности повторения одинаковых сигналов 8 выдает сигнал Ь только при последующем поступлении на его вход разных сигналов селекции q<
При прошивке матрицы 16 проводом по этой же кривой, на выходе указанного провода образуется непрерывная последовательность импульсов тока, гоступающих на матрицу 2б, запрещающих считывание «1» с сердечников
27 — 85.
Таким образом, в каждом цикле селектирования сигналов лишь один сердечник находится в состоянии «1», что соответствует совпадению входного сигнала с определенным эталоном. Формирователи импульсов токов 11—
14 обеспечивают необходимую длительность и амплитуду управляющих сигналов. Сигналы с матрицы 2б посгупают через усилитель чтения
15 на выходные щиты устройства.
Предмет изобрегения!. Устройство для селекции сигналов звукового диапазона частот, содержащее схему учравления, соединенную с первым входом счетчика импульсов, со входами первого и второго распределителей импульсов, последний соединен с первым входом блока запоминания и сдвига информ ации, входной регистр, соединенный со вторым входом и выходом блока запоминания и сдвига информации, отличающееся тем, что, с целью упрощения процесса селекции сигналов в реальном масштабе времени, оно содержит блок селекции сигналов, блок выделения длительности повторения одинаковых сигналов, причем блок селекции по первому входу подкл счен к блоку запоминания и сдвига информации, по второму входу соединен с первым распределителем импульсов, а по выходу соединен со входом блока выделения длительности повторения одинаковых сигналов, выход KQTopoIQ подключен ко второму. входу счетчика импульсов.
2. Устройство по п. 1. отличающееся тем, что, с целью сокращения оборудования, блок селекции сигналов содержит матрицу наложения входных сигналов на эталон, выполненную . на магнитных сердечниках, прошитых обмогками эталонных сигналов, матрицу селекции входных сигналов, входные обмотки которой подключены к соответствуюц им обмоткам эталонных сигналов.
248336
S к, Фиг 1
Фиг. 2
Составит<.ль В. Максимов
Техред Л. К. Малова
Редактор E. В. Семанова
Корректор С. М. Сигал
Типография, пр. Сап нова, <
Заказ 8259/17 Тираж 480 Подписное
Ц1.111 1ПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва 5К-35, Раушская наб., д. 4/5
