Усилитель считывания для запоминающихустройств

 

Ф,, Бза,вен ранее изданного

248763

GA ИСАНИЕ

ЙЗОБРЕТЕН ИЯ

Союз Советских

Сощиалис-ииеских

Республик

Зависимое от авт. свидетельства №.Ч. 11л. 6 11с 7, 06

Заявлено 15.IV.1968 (№ 1232947/18-24) с присоединением заявки №

Приоритет

Госуднротноииый комитет

Сонета Министров СССР оо делам иаооретеиий и открытий

Опубликовано 03.X.1973. Бюллетень № 39

Дата опубликования описания 8.II.1974

УДК 681.327.12(088.8) Автор изобретения

В. T. Сахаров

Заявитель

УСИЛИТЕЛЬ С 1ИТЫВАНИЯ ДЛЯ ЗАПОРИ НАЮЩИХ

УСТРОЙСТВ

Изобретение относится к области запоминающих устройс" в (ЗУ) электронных вычисли ельных машин.

В известных устройствах считывания, используемых в ЗУ иа тонких магнитных пленках, с целью уменьшения помех от записи применяют различные схемы ограничения.

Однако эти схемы громоздки.

Отличием предлагае:oro усилителя считывания является то, что ограничительный каскад выполнен на транзисторе с большим сопротивлением обратной связи в цепи эмиттера, параллельно которому через конденсатор включена эмиттерно — коллекторная цепь насыщенного транзистора. 3ТО позволяет упростить схему усилителя считывания.

На чертеже изображена схема усилителя счит ывания для ЗУ на тонких магHHTHbix пленках.

Усилитель выполнен по иебалаисной схеме.

Для согласования иебалансного входа усилителя со съемной линией последовательно включены режекторы 1 и 2. Усилитель имеет IpH линейных каскада с балансным трансформаторным выходом, и в нем используются п-р-п-транзисторы. Первый каскад усилителя выполнен на транзисторе 3 с общим эмиттером с емкостной связью. Второй и третий каскады имеют нспосредственные связи, причем второй каскад выполнен иа транзисторе 4 с общим коллектором, третий — на транзисторе 5 с общим эмиттером, представляющий собой ограничительный каскад. В коллекторе третьего каскада включен диффереицирующий трансформатор 6. Транзистор 7 с заземленным коллектором включен в цепь эмиттера транзистора 5 и находится в насыщенном режиме. Ток базы транзистора 7 задается через сопротивление 8.

При малых уровнях усиливаемого сигнала все каскagri находятся а линейном режиме сигнал усиливается без искажений. Участок эмитзер — коллектор транзистора 7, находящс15 гося в режиме насыщения, представляет собой активное сопротивление 1г1 — 15 о», в зависимости or ока базы через сопротивлеипе

8, ко орое обеспечивает отрицательную обратную связь для третьего каскада, оирсде20 ляемую сопротивлением участка эмиттср— коллектор транзистора 7.

При больших уровнях сигналов (действие помехи от записи) положительный импульс помехи запирает транзистор 7 и его сопро25 тивление становится очень большим. При этом в эмиттере т1)анзистора 5 включается сильная отрицательная обратная связь через сопротивление 9, коэффициент у силеиия каскада становится меньше едигищ, и îí Hl12487fi3

Предмет изобретения

Составитель Р. Яворовская

Корректор Л. Новожилова

Редактор H. Цалихнна

Техред Л. Грачева

Заказ 203 1 Изд. № 49 Тираж 576 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 когда не входит в насыщение. Диоды 10 и 11 служат для дополнительного ограничения помехи по амплитуде для нормальной работы дискриминатора.

Усилитель считывания для запоминающих устройств, содержащий каскады усиления и ограничительный каскад, использующий транзистор в насыщенном режиме, отличающийся тем, что, с целью повышения эффективности подавления помех, ограничительный каскад выполнен на транзисторе с большим сопротивлением обратной связи в цепи эмиттера, параллельно которому через конденсатор включена эмиттерно — коллекторная цепь насыщенного транзистора.