Патент ссср 315209

 

3I5209

ОПИСАНИЕ

ИЗОЫРЕт ЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскиз

Социалистическил

Республик

Зависимое от авт. свидетельства №

МПК С Ilc 7/02

Заявлено 18.11.1970 (№ 1405445/18-24) с присоединением заявки №

Приоритет

Опубликовано 21 1Х.1971. Бюллетень № 28

Дата опубликования описания З.XI.1971

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327.11(088.8) Авторы изобретения

Г. 3. Авакян, M Х. Акопян и Л. М. Чахоян

Заявитель

УСТРОЙСТВО ДЛЯ КОММУТАЦИИ СИГНАЛОВ, СЧИТАННЫХ С ЗАПОМИНАЮЩИХ МАТРИЦ

Изобретение относится к области запоминающих устройств (ЗУ).

Известно устройство для коммутации сигналов, считанных с запоминающих матриц, содержащее секционные трансформаторы, подключенные через резисторы к блоку управления и через диоды — к выходному трансформатору, связанному с балансным усилителем считывания.

В известном устройстве вместе с полезным сигналом на выход поступает помеха, представляющая собой разность падения напряжения на диодах, что уменьшает отношение сигнала к помехе и ухудшает распознавание полезной иНформации, тем самым снижая надежность работы ЗУ. Для уменьшения этой помехи производится попарный отбор диодов.

Однако это не исключает полностью разностную помеху из-за старения диодов и при изменении температуры.

Предложенное устройство отличается от известного тем, что в него введены ключи, выполненные, например, на транзисторах и подсоединенные ко входам балансного усилителя считывания, которые через конденсаторы соединены со вторичной обмоткой выходного трансформатора.

Это позволяет уменьшить помеху, представляющую собой разность падений напряжения на диодах, и тем самым улучшить отношение сигнала к помехе и повысить надежность работы ЗУ. При этом диоды могут быть применены без отбора.

На чертеже представлена принципиальная

5 схема устройства коммутации считанных сигналов с п пар адресно-разрядных обмоток.

Каждая пара адресно-разрядных обмоток

1 — 4 (n=4) соединяется с соответствующей

10 секцией 5 — 8 устройства коммутации, Секция устройства коммутации, например 5, состоит из секционного трансформатора 9, первичная обмотка которого соединена с соответствующей парой адресно-разрядных обмоток 1, 15 а вторичная обмотка через диоды 10 и 11 — с выходным трансформатором 12. К средней точке вторичной обмотки трансформатора 9 подсоединен блок управления 13 через резистор 14. Вторичная обмотка трансформатора

20 12 через конденсаторы 15 и 16 присоединяется к входам балансного усилителя считывания 17.

Со входами усилителя 17 соединены ключи— транзисторы 18 и 19, базы которых объединены и подключены к шине 20.

25 Устройство работает следующим образом.

В двухпроводных ЗУ системы 2,5 Д для выделения полезного сигнала в такте «чтение» производится сдвиг во времени адресного тока относительно адресно-разрядного. Сдвиг

30 определяется длительностью разрядной поме315209

Предмет изобретения!

Составитель В. Ф. Рудаков

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор Е. И. Усова

Заказ 3089/5 Изд. № 1269 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 хи от полувозбужденных сердечников, находящихся на адресно-разрядных обмотках.

Предположим, что выбранный сердечник находится в паре адресно-разрядных обмоток

1. К концу затухания разрядной помехи блоком управления 18 открываются диоды 10 и

11, и на выходную обмотку трансформатора

12 поступает полезный сигнал совместно с помехой от разности падений напряжения на диодах 10 и 11. До момента поступления полезного сигнала транзисторы 18 и 19 открыты и запираются по шине 20 в момент прохождения полезного сигнала. В открытом состоянии транзисторы 18 и 19 вместе с конденсаторами

l5 и 1б представляют дифференцирующую цепочку. Поэтому помеха от разности падений напряжения на диодах 10 и 11, начинающаяся до появления полезного сигнала, поступая со вторичной обмотки выходного трансформатора

12, дифференцируется и значительно уменьшается к моменту появления полезного сигнала.

После этого запираются транзисторы 18 и 19, и на балансный усилитель считывания 17 проходит только полезный сигнал.

Устройство для коммутации сигналов, считанных с запоминающих матриц, содержащее

10 секционные трансформаторы, подключенные через резисторы к блоку управления и через диоды к первичной обмотке выходного трансформатора, связанного с балансным усилителем считывания, отличающееся тем, что, с

15 целью улучшения отношения сигнала к помехе, в него введены ключи, выполненные, например, на транзисторах и подсоединенные ко входам балансного усилителя считывания, которые через конденсаторы соединены со вто20 ричной обмоткой выходного трансформатора.