Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием



Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием
Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием
Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием
Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием
Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием

 

H03M1/38 - Кодирование, декодирование или преобразование кода вообще (с использованием гидравлических или пневматических средств F15C 4/00; оптические аналого-цифровые преобразователи G02F 7/00; кодирование, декодирование или преобразование кода, специально предназначенное для особых случаев применения, см. в соответствующих подклассах, например G01D,G01R,G06F,G06T, G09G,G10L,G11B,G11C;H04B, H04L,H04M, H04N; шифрование или дешифрование для тайнописи или других целей, связанных с секретной перепиской, G09C)

Владельцы патента RU 2491715:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" (национальный исследовательский университет) (ФГБОУ ВПО "ЮУрГУ" (НИУ)) (RU)

Изобретение относится к области вычислительной техники и может использоваться в системах автоматизации для прямого и обратного преобразования аналогового сигнала в цифровой код. Техническим результатом является повышение быстродействия и точности преобразования. Устройство содержит источник входного сигнала, сумматоры, буферный усилитель, релейные элементы, n пропорциональных звеньев, n ключевых элементов, источник опорного цифрового кода, устройство вычитания кодов, n-1 динамических D-триггеров, одновибратор, устройство сравнения кодов. 5 ил.

 

Устройство относится к области вычислительной техники и может использоваться в системах автоматизации для прямого и обратного преобразования аналогового сигнала в цифровой код.

Известен аналого-цифровой преобразователь (АЦП) по методу двухтактного интегрирования, содержащий интегратор, ключевые элементы, генераторы импульсов, счетчик, регистр памяти, элемент задержки (Волович, Г.И. Схемотехника аналоговых и аналогово-цифровых электронных устройств / Г.И.Волович. - М.: Издательский дом «Додэка-XXI», 2005. - С.446 с).

Известное устройство имеет недостаточно высокую точность, что является следствием разомкнутого характера его структуры.

Известно устройство аналого-цифровой преобразователь с последовательными во времени действиями поразрядного уравновешивания от старшего разряда к младшему и схемы его реализации в виде множества АЦП с общепринятым термином «поразрядного уравновешивания». При всем разнообразии таких АЦП они содержат источник входного сигнала, устройство его сравнения (первый сумматор) с сигналом выхода цифро-аналогово преобразователя (ЦАП), кодовые входы которого одновременно являются кодом выхода всего АЦП и управляются кольцевым распределителем, который сам потактово управляется выходом устройства сравнения. Правильный код формируется и периодически фиксируется в конце каждого цикла тактов работы кольцевого распределителя (Темников Ф.Е. Теоретические основы информационной техники / Темников Ф.Е., Афонин В.А., Дмитриев В.И. - М: Энергия, 1979. - 512 с. См. стр.118, 119, рис.3-20, 3-21.).

Недостатком устройства является его повышенная сложность, пониженное быстродействие из-за задержки на время цикла работы кольцевого распределителя, циклический характер выдачи результатов преобразования.

Наиболее близким к предлагаемому устройству является многозонный развертывающий преобразователь, содержащий последовательно включенные источник входного сигнала, первый сумматор и интегратор, выход которого подключен к входам группы из нечетного числа релейных элементов, выходы которых соединены с входами второго сумматора, выход которого соединен с выходом устройства и со вторым входом первого сумматора (А.С. СССР №1183988 от 27 апреля 1984 г., опубл. 07.10.85, Бюл. №37).

Устройство служит для преобразования аналогового сигнала в многозонный сигнал с частотно-широтно-импульсной модуляцией (ЧШИМ).

В своем первоначальном виде устройство-прототип не может работать в режиме преобразования аналогового сигнала в цифру с последующим обратным цифро-аналоговым преобразованием (ЦАП).

Для преобразования в код выходного сигнала устройства-прототипа требуется включение на его выходе сглаживающего фильтра и непосредственно АЦП того или иного принципа действия.

Такая структура будет иметь низкую точность работы и пониженное быстродействие, так как при ЧШИМ практически невозможно согласовать амплитудное значение пульсаций на выходе сглаживающего фильтра, которое потом может быть учтено как постоянное значение погрешности преобразования, с тактовой частотой АЦП.

Кроме того, недостатком известного технического решения является наличие мгновенной динамической ошибки преобразования, обусловленной конечным значением длительности фронтов выходных импульсов релейных элементов.

Таким образом, известное техническое решение в случае применения релейных элементов с недостаточно высоким быстродействием (длительность фронтов на уровне единиц микросекунд) характеризуется низкой точностью.

Таким образом, известное техническое решение при построении на его основе АЦП будет характеризоваться низким быстродействием и невысокой точностью.

В тоже время, известное техническое решение относится к замкнутым системам регулирования, что позволяет при соответствующих схемотехнических дополнениях организовать на его основе высокоточный интегрирующий преобразователь «Аналог - Цифра - Аналог».

Технической задачей изобретения является повышение быстродействия и точности работы АЦП-ЦАП на базе известного интегрирующего многозонного частотно-широтно-импульсного развертывающего преобразователя.

Указанная техническая задача решается тем, что скоростной преобразователь «Аналог - Цифра - Аналог» с бестактовым поразрядным уравновешиванием, содержащий источник входного сигнала и n-ое число релейных элементов, причем n=1, 2, 3… целое число, выходной сумматор, выход которого подключен к аналоговому выходу устройства, и согласно изобретению в скоростной преобразователь дополнительно введены буферный усилитель, n-ое число пропорциональных звеньев, n-1 число дополнительных сумматоров, n-ое число ключевых элементов, n-1 число динамических D-триггеров, устройство сравнения кодов, одновибратор, источник опорного цифрового кода и устройство вычитания кодов, причем выход каждого из n-го числа релейных элементов соединен с входом соответствующего ключевого элемента, а также через соответствующее из n-го числа пропорциональное звено подключен к соответствующему входу выходного сумматора, первый вход первого дополнительного сумматора соединен с выходом буферного усилителя, вход которого подключен к источнику входного сигнала, также выход буферного усилителя подключен к входу первого релейного элемента, первый вход каждого из последующих дополнительных сумматоров, начиная со второго, подключен к выходу предыдущего дополнительного сумматора, второй вход каждого из дополнительных сумматоров подключен к выходу соответствующего пропорционального звена, при этом выход каждого из дополнительных сумматоров подключен к входу соответствующего релейного элемента, начиная со второго, D-входы триггеров и первая группа входов устройства сравнения кодов соединены с выходами соответствующих из n-1 ключевых элементов, кроме последнего ключевого элемента, выходы D-триггеров подключены ко второй группе соответствующих входов устройства сравнения кодов и также к первой группе соответствующих входов устройства вычитания кодов, выход устройства сравнения кодов соединен с входом одновибратора, выход которого подключен к С-входам динамических D-триггеров, выход n-го ключевого элемента соединен с соответствующим входом первой группы входов устройства вычитания кодов, вторая группа входов устройства вычитания кодов соединена с соответствующими выходами источника опорного цифрового кода, выходы устройства вычитания кодов подключены к соответствующим цифровым выходам скоростного преобразователя «Аналог - Цифра - Аналог» с бестактовым поразрядным уравновешиванием.

Техническим результатом предлагаемого устройства является его повышенная точность работы и быстродействие за счет того, что при изменении кодового состояния ключевых элементов создается команда запрета считывания с них цифровых данных на время переключения релейных элементов.

Изобретение поясняется чертежами, где на:

Фиг.1 - дана функциональная схема предлагаемого устройства;

Фиг.2-5 - приведены временные диаграммы сигналов скоростного преобразователя «Аналог - Цифра - Аналог».

В состав преобразователя «Аналог - Цифра - Аналог» (фиг.1) входят последовательно включенные входная клемма 1, буферный усилитель 2, первый релейный элемент 3-1, первое пропорциональное звено 4-1 с коэффициентом усиления 2n-1 и выходной сумматор 5, последовательно включенные третий сумматор 6-1, второй релейный элемент 3-2 и второе пропорциональное звено 4-2 с коэффициентом усиления 2n-2, последовательно включенные четвертый сумматор 6-2, третий релейный элемент 3-3 и третье пропорциональное звено 4-3 с коэффициентом усиления 2n-3, последовательно включенные n-й сумматор 6-и, n-й релейный элемент 3-n и n-е пропорциональное звено 4-и с коэффициентом усиления 20, а также в состав устройства входят ключи 7-1, 7-2,…, 7-n, входы которых подключены к соответствующим выходам релейных элементов 3-1, 3-2, …, 3-n, а выходы всех ключевых элементов кроме последнего 7-1,…, 7-(n-1) соединены с D-входами динамических D-триггеров 8-1…8-3 и с первой группой входов устройства сравнения кодов 9, вторая группа входов которых подключена к выходам триггеров 8-1…8-3, одновибратор 10, устройство вычитания кодов 11, выход n-го ключевого элемента 7-n соединен с соответствующим входом первой группы входов устройства вычитания кодов 11, источник опорного цифрового кода 12, цифровые выходы 13-1…13-4, аналоговый выход 14.

Звенья скоростного преобразователя «Аналог - Цифра - Аналог» (фиг.1) имеют следующие характеристики.

Сумматоры 6-1, 6-2,…, 6-n содержат два входа с единичным коэффициентом передачи по каждому из них и выполняют операцию вычитания сигналов.

Буферный усилитель 2 имеет, например, единичный коэффициент передачи и предназначен для повышения входного сопротивления АЦП-ЦАП.

Релейные элементы 3-1, 3-2, …, 3-n выполнены с симметричной относительно «нуля» петлей гистерезиса. Их выходной сигнал меняется дискретно в пределах ±А.

Пропорциональные звенья 4-1, 4-2, …, 4-n реализованы с коэффициентами усиления, которые изменяются в соответствии с весом разряда преобразуемого кода с произвольным основанием, но чаще с двоичным кодом, пропорциональным 2n-1, 2n-2, …, 20. Здесь n - количество разрядов двоичного кода. Наибольший коэффициент пропорционального звена 2n-1 соответствует весу старшего разряда двоичного кода, а наименьший 20 - весу младшего разряда.

Сумматор 5 имеет n-е количество входов с единичным коэффициентом передачи по каждому из них и выполняет операцию суммирования сигналов. Количество входов сумматора 5 выбирается равным числу разрядов n преобразователя АЦП-ЦАП.

Ключи 7-1, 7-2, …, 7-n преобразуют биполярные выходные импульсы релейных элементов 3-1, 3-2, …, 3-n в однополярные для последующего согласования выходов релейных элементов 3-1, 3-2, …, 3-n с входами последующих цифровых элементов. Каждый ключ имеет нулевое значение порогов включения/выключения и неинвертирующую характеристику «вход-выход».

Динамические D-триггеры 8-1…8-3 переключаются по заднему фронту импульса на С-входе в состояние, которое имеет D-вход.

Устройство сравнения кодов 9 (цифровой компаратор) переключается в «1» при неравенстве кодов на первой и второй группе его входов.

Одновибратор 10 запускается передним фронтом сигнала «1» с выхода устройства сравнения кодов 9.

Принцип работы скоростного преобразователя «Аналог - Цифра - Аналог» с бестактовым поразрядным уравновешиванием следующий.

При рассмотрении работы АЦП-ЦАП ограничимся четырьмя разрядами «n» двоичного кода.

Буферный усилитель 2, релейные элементы 3-1…3-n, сумматоры 6-1…6-n, ключи 7-1…7-n, динамические D-триггеры 8-1…8-3, устройства сравнения кодов 9, одновибратор 10, устройство вычитания кодов 11 и источник опорного цифрового кода 12 в совокупности образуют АЦП.

Функции ЦАП выполняют пропорциональные звенья 4-1…4-n и сумматор 5. Сумматоры 6-1…6-n имеют единичный коэффициент передачи по каждому из входов и производят вычитание входных сигналов. Релейные элементы 3-1…3-n в общем случае имеют симметричную относительно «нуля» петлю гистерезиса, а их выходной сигнал меняется дискретно в пределах ±А.

Величина ±b порогов переключения релейных элементов 3-1…3-n выбирается из условия |b|<|A|.

Сумматор 5 имеет «n»-е количество входов с единичным коэффициентом передачи по каждому из них и выполняет операцию суммирования сигналов.

Ключи 7-1…7-n являются вспомогательными элементами, которые преобразуют биполярные выходные импульсы релейных элементов 3-1…3-n в однополярные для последующего согласования выходов релейных элементов 3-1…3-n с входами последующих цифровых элементов. Каждый из ключей 7-1…7-n имеет нулевое значение порогов «включения/выключения» и неинвертирующую характеристику «вход-выход».

Устройство вычитания кодов 11 производит операцию поразрядного вычитания из кода N1, формируемого на выходе ключей 7-1…7-3 и ключа 7-n, кода N2, задаваемого источником опорного цифрового кода 12, и может выполняться как на основе стандартных микросхем, так и на базе программируемых контроллеров.

Пропорциональные звенья П1…Пn реализованы с коэффициентами передачи, которые изменяются в соответствии с весом разряда преобразуемого кода в общем случае с произвольным основанием, но чаще, как принято здесь, с двоичным кодом, пропорциональным ряду 2n-1 2n-2, …, 20.

Наибольший коэффициент пропорционального звена 2n-1 соответствует весу старшего разряда двоичного кода, а наименьший 20 - весу младшего разряда.

Далее в тексте приняты следующие обозначения: ХBX - входной сигнал; YВЫХ - выходной сигнал сумматора 5; ±А·2n-1, ±А·2n-2, ±А·2 n-3, …, ±А·20 - максимальные уровни сигналов на выходе пропорциональных звеньев 4-1…4-n соответственно; ±b - пороги переключения релейных элементов 3-1…3-n; ±А - амплитуда выходных импульсов релейных элементов 3-1…3-n; Qn-1, Qn-2, Qn-3, …, Q0 - разряды цифрового кода на цифровых выходах 13-1…13-4; N1 - цифровой код на выходе ключей 7-1…7-n, N2 - цифровой код, задаваемый источником опорного цифрового кода 12; N3 - цифровой код на цифровых выходах 13-1…13-4 АЦП.

Для АЦП-ЦАП входной сигнал можно представить в виде выражения ХBX=±Δ(k+0,5·|b|), где Δ=2Amax/Nmax=2A - вес единицы младшего разряда преобразуемого кода в аналоговой форме;

N m a x = i = 0 i = n 1 2 i = 2 n 1 - максимальное значение двоичного цифрового кода в десятичной системе счисления, формируемого на выходе ключей Кл.1… Кл.n; А=Amax/Nmax - амплитуда импульсов на выходе релейных элементов 3-1…3-n; Amax - максимальная амплитуда сигнала на аналоговом выходе 14 ЦАП; k=0, 1, 2, …, (Nmax-1)/2 - целые числа, соответствующие десятичным числам преобразуемого кода; |b| - модуль порога переключения РЭ1, …, РЭn.

Рассмотрим работу устройства при k=0 и ХBX=(0,5·Δ·|b|)>0, считая, что пороги переключения релейных элементов 3-1…3-n равны ±b.

В этом случае релейный элемент 3-1, формирующий старший разряд преобразуемого кода, переключается в «положительное» состояние, а все остальные 3-2…3-n в системе вынуждены переключиться в «отрицательное» положение, когда суммарный сигнал на аналоговом выходе 14 равен YВЫХ=A(2n-1-2n-2-2n-3-20)=A. Условие равенства ХBX=YВЫХ=А может быть выполнено только при условии |b|=|A|, когда в схеме достигается максимальная степень помехоустойчивости к сигналам внешних и внутренних помех.

Положительному уровню сигнала на выходе релейных элементов 3-1…3-n соответствует сигнал логической «1» на выходе ключей 7-1…7-n, а отрицательному уровню - сигнал логического «0». В результате при ХBX=(0,5·Δ·|b|) на выходе ключей 7-1…7-n формируется смещенный двоичный код N1 равный (Nmax+1)/2.

Считаем, что выходы ключей 7-1…7-n подключены непосредственно к входам устройства вычитания кодов 11.

Для устранения «смещенности» двоичного кода с помощью устройства вычитания кодов 11 и источником опорного цифрового кода 12 реализуется операция поразрядного вычитания из кода N1 кода N2 так, чтобы цифровой код N3=N1-N2 соответствовал бы стандартному двоичному коду. В дальнейшем принимаем N2=(Nmax+1)/2. Тогда при ХBX=0,5·Δ·|b| выходной код преобразователя N3 в десятичной форме будет равен нулю.

При значениях k=0 и ХBX=-(0,5·Δ·|b|)<0 АЦП - ЦАП работает аналогичным образом. При этом релейный элемент 3-1 переключается в состояние «-A», а остальные релейные элементы 3-2…3-n - в положении «+А». Цифровой код N1 на выходе ключей 7-1…7-n становится равным (Nmax-1)/2, а код на цифровых выходах 13-1…13-4 АЦП N3=N1-N2 равным минус единице (в десятичной форме).

Таким образом, интервал -b<XBX<b формирует в преобразователе зону нечувствительности, когда на границах данного интервала состояние кода N на цифровых выходах 13-1…13-4 АЦП меняется, составляя в десятичной системе счисления «0» или «-1», что соответствует статической ошибке, равной единице младшего разряда кода N3. При большом количестве разрядов АЦП-ЦАП (n≥8) данная ошибка практически не оказывает заметного влияния на точность его работы и ею можно пренебречь.

Аналогичным образом АЦП-ЦАП работает при других значениях k. Например, максимально возможному значению k=(Nmax-1)/2 будет соответствовать максимальный уровень входного сигнала

X B X = Δ ( N m a x 1 2 + 1 2 | b | ) ,

когда релейные элементы 3-1…3-n переключаются в «положительное» состояние, а суммарный сигнал на аналоговом выходе 14 равен YВЫХ=A(2n-1+2n-2+2n-3+,…,+20)=A·Nmax. Все ключи 7-1…7-n находятся в состоянии логической «1», что соответствует максимальному значению кода N1=Nmax. При вычитании из кода N1 кода N2=(Nmax+1)/2 на цифровых выходах 13-1…13-4 преобразователя получаем код N3=(Nmax-1) 2.

При X B X = Δ ( N m a x 1 2 + 1 2 | b | ) , наоборот все релейные элементы 3-1…3-n переключаются в «отрицательное» состояние, когда напряжение на аналоговом выходе 14 изменяет знак и становится равным YВЫХ=-А(2n-1+2n-2+2n-3+…+20)=-А·Nmax. Тогда ключи 7-1…7-n находятся в состоянии логического «0», что соответствует состоянию N1=0. При вычитании из кода N1 кода N2=(Nmax+1)/2 получаем выходной код N3=-(Nmax+1)/2.

С теоретических позиций при идеализации динамических характеристик релейных элементов 3-1…3-n полоса пропускания АЦП-ЦАП неограничена. Диаграммы сигналов «вход - аналоговый выход» АЦП-ЦАП при нулевом значении времени переключения релейных элементов 3-1…3-n (n=4) приведены на фиг.3.

Однако на практике, учитывая, что схема включения релейных элементов 3-1…3-n по сути дела является последовательной асинхронной структурой, время их переключения (длительность фронтов) может вызвать существенную погрешность работы устройства.

Так на приведенных диаграммах сигналов АЦП-ЦАП (фиг.3) видно, что максимальную частоту переключений имеет релейный элемент младшего разряда (РЭ3-4), и быстродействие АЦП-ЦАП ограничивается длительностью tг фронта импульса релейного элемента 3-n, при которой прямоугольный импульсный сигнал вырождается в импульс треугольной формы.

Как уже отмечалось, рассмотренный АЦП-ЦАП относится к последовательной асинхронной структуре, где при переходе от одного числа к другому может наблюдаться мгновенная динамическая ошибка преобразования. Так при переходе от числа 1000 к числу 0111 (фиг.3а-г), когда меняются все разряды двоичного числа, наблюдается максимальная динамическая ошибка, как в коде, так и в аналоговом сигнале на выходе ЦАП (фиг.3д). Одновременно, если меняется значение только младшего разряда, то динамическая ошибка отсутствует.

Для исключения подобной динамической ошибки необходимо на время переходного процесса в АЦП блокировать считывание данных с его цифровых выходов. С этой целью в АЦП-ЦАП введены динамические D-триггеры 8-1…8-3, устройство сравнения кодов 9 и одновибратор 10.

При изменении кода на выходе ключей 7-1……7-3 устройство сравнения кодов 9 переходит в состояние «1», под действием которой запускается одновибратор 10. В течение длительности его импульса D-триггеры 8-1…8-3 сохраняют свое предыдущее состояние. Длительность импульса с выхода одновибратора 9 должна превышать время неопределенности состояния релейных элементов 3-1…3-n АЦП при их переключении в 1,3…1,5 раза.

При возврате одновибратора 9 в исходное нулевое состояние D-триггеры 8-1…8-3 синхронно переключаются, формируя на своих выходах кодовое состояние ключей 7-1……7-3, а устройство сравнения кодов 9 переходит в «0», так как кодовое состояние его первой и второй групп входов равны между собой.

Далее из кодовой последовательности D-триггеров 8-1…8-3 и ключа 7-n вычитается опорный код, формируемый источником опорного цифрового кода 12.

На фиг.4, и фиг.5 приведены результаты моделирования АЦП-ЦАП в пакете Matlab + Simulink при воздействии на вход гармонического сигнала (фиг.4) и пилообразного (фиг.5) с линейно спадающим и дискретно возрастающим фронтами (фиг.5).

При отсутствии контура блокировки считывания данных (D-триггеры 8-1…8-3, устройство сравнения кодов 9 и одновибратор 10) (фиг.4, а, фиг.5, а) на аналоговом и цифровых выходах устройства присутствует мгновенная динамическая ошибка, уровень которой определяется текущим числом АЦП.

После введения D-триггеров 8-1…8-3, устройства сравнения кодов 9 и одновибратора 10 (фиг.4б, фиг.5б) на цифровых выходах 13-1…13-4 данная ошибка полностью подавляется. Что касается выходного аналогового сигнала ЦАП (выход 14), то здесь ошибка преобразования легко может быть подавлена сглаживающим фильтром, например, апериодическим первого порядка с малым значением постоянной времени.

Таким образом, введение D-триггеров 8-1…8-3, устройства сравнения кодов 9 и одновибратора 10 приводит к ликвидации динамической ошибки устройства, что повышает точность его работы.

Рассмотренный преобразователь предполагается предложить фирмам-изготовителям интегральных микросхем для его серийного производства на интегральной основе.

Скоростной преобразователь «Аналог - Цифра - Аналог» с бестактовым поразрядным уравновешиванием, содержащий источник входного сигнала и n релейных элементов, причем n=1, 2, 3… - целое число, выходной сумматор, выход которого подключен к аналоговому выходу устройства, отличающийся тем, что в него введены буферный усилитель, n пропорциональных звеньев, n-1 дополнительных сумматоров, n ключевых элементов, n-1 динамических D-триггеров, устройство сравнения кодов, одновибратор, источник опорного цифрового кода и устройство вычитания кодов, причем выход каждого из n релейных элементов соединен с входом соответствующего ключевого элемента, а также через соответствующее звено из n пропорциональных звеньев подключен к соответствующему входу выходного сумматора, первый вход первого дополнительного сумматора соединен с выходом буферного усилителя, вход которого подключен к источнику входного сигнала, также выход буферного усилителя подключен к входу первого релейного элемента, первый вход каждого из последующих дополнительных сумматоров, начиная со второго, подключен к выходу предыдущего дополнительного сумматора, второй вход каждого из дополнительных сумматоров подключен к выходу соответствующего пропорционального звена, при этом выход каждого из дополнительных сумматоров подключен к входу соответствующего релейного элемента, начиная со второго, D-входы триггеров и первая группа входов устройства сравнения кодов соединены с выходами соответствующих из n-1 ключевых элементов, кроме последнего ключевого элемента, выходы D-триггеров подключены ко второй группе соответствующих входов устройства сравнения кодов и также к первой группе соответствующих входов устройства вычитания кодов, выход устройства сравнения кодов соединен с входом одновибратора, выход которого подключен к С-входам динамических D-триггеров, выход n-го ключевого элемента соединен с соответствующим входом первой группы входов устройства вычитания кодов, вторая группа входов устройства вычитания кодов соединена с соответствующими выходами источника опорного цифрового кода, выходы устройства вычитания кодов подключены к соответствующим цифровым выходам скоростного преобразователя «Аналог - Цифра - Аналог» с бестактовым поразрядным уравновешиванием.



 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах автоматического управления. .

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, а именно к кодовым шкалам преобразователей угла поворота вала в код.

Изобретение относится к информационно-измерительной технике, в частности к преобразователям напряжения в длительность импульсов. .

Изобретение относится к области автоматики и вычислительной техники. .

Изобретение относится к измерительной технике, автоматике, а также к технике преобразования цифровых величин в аналоговые. .

Изобретение относится к измерительной технике и может быть использовано в цифровых системах оперативного контроля для измерения аналоговых величин. .

Изобретение относится к измерительной технике и может использоваться для преобразования длительности одиночных временных интервалов (ВИ) наносекундного диапазона, представленных старт- и стоп-импульсами, в цифровой код.

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют арифметические процедуры над аргументами, имеющими позиционно-знаковую структуру аргументов аналоговых сигналов.

Изобретение относится к области преобразования данных и может быть использовано для выполнения нелинейного преобразования данных над оцифрованным сигналом переменного тока.

Изобретение относится к области вычислительной техники и может использоваться в системах управления технологическими процессами, в частности в автоматизированном электроприводе. Техническим результатом является повышение быстродействия устройства. Устройство содержит генератор счетных импульсов, двоичные суммирующие счетчики, дешифратор, логический элемент «n ИЛИ», генератор пилообразного напряжения, сумматор, интегратор, релейный элемент, компараторы, инвертор, логические элементы «3И», элемент задержки, одновибратор, регистры памяти, арифметическо-логическое устройство (АЛУ), вход для подключения к источнику синхроимпульсов, входную и выходную клеммы. 7 ил.

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, и может быть использовано для преобразования угла поворота вала в код. Техническим результатом является обеспечение осуществления обработки информации в обычном двоичном коде. Кодовая шкала содержит m информационных кодовых дорожек и n=2m считывающих элементов, все информационные кодовые дорожки выполнены в соответствии с символами двоичной последовательности 0011 длиной 4, причем i-я информационная кодовая дорожка (i=1,2…,m) выполнена в соответствии с символами N=4(i-1) периодов двоичной последовательности, вдоль каждой из информационных кодовых дорожек размещены по два считывающих элемента с угловым шагом, кратным δ1=360°/4i, за исключением кратности 4δi где δi величина кванта i-й информационной кодовой дорожки, а δm одновременно величина кванта кодовой шкалы, m двухвходовых сумматоров по модулю два. 1 ил., 3 табл.

Изобретение относится к измерительной технике, автоматике, а также к технике преобразования цифровых величин в аналоговые и может быть использовано при создании высокоточных аналого-цифровых преобразователей и систем контроля параметров изделий электронной техники. Техническим результатом является повышение точности и сокращение времени преобразования. В способе цифроаналогового преобразования, включающем получение импульсного сигнала, длительность цикла преобразования которого определяется разрядностью преобразуемого кода, а длительность информационного сигнала пропорциональна преобразуемому коду, последующие нормирование амплитуды полученного сигнала и его фильтрацию в области нижних частот, дополнительно, перед фильтрацией, информационный сигнал формируют в виде последовательности импульсов, дискретно-равномерно расположенных на временной оси в интервале цикла преобразования с их длительностью, кратной периоду колебаний тактового генератора, причем суммарная длительность этих импульсов в цикле преобразования пропорциональна преобразуемому коду. 3 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над минимизированными позиционно-знаковыми структурами аргументов ±[mj]f(+/-)min троичной системой счисления f(+1,0,-1) с последующим преобразованием ее в аргумент аналогового сигнала напряжения ±UЦАПf([mj]) посредством функциональной структуры цифро-аналогового преобразования f1(ЦАП). Предложенный способ позволяет существенно расширить диапазон преобразования минимизированной позиционно-знаковой структуры аргументов аналоговых сигналов ±[mj]f(+/-)min «дополнительного кода» в аналоговый сигнал напряжения «±UЦАПf([mj]). 2 н.п. ф-лы, 2 ил.

Изобретение относится к аналого-цифровой измерительной технике для измерения аналогового сигнала. Техническим результатом изобретения является повышение точности измерения аналогового сигнала за счет измерения скорости изменения аналогового сигнала с предварительно установленным пороговым значением. В заявленном способе измерение аналогового сигнала производят с использованием АЦП, а при этом погрешность в виде указанного линейного смещения показаний уменьшают с помощью управляющих средств путем компенсации этого линейного смещения, а погрешность в виде указанных колебаний показаний уменьшают с помощью усредняющих средств путем усреднения показаний за время усреднения. С помощью управляющих средств сравнивают скорость изменения аналогового сигнала с предварительно установленным пороговым значением. Усреднение показаний выполняют динамически путем изменения с помощью управляющих средств времени усреднения от нуля до предварительно установленного максимального значения в случае начала изменения аналогового сигнала со скоростью, меньшей предварительно установленного порогового значения. В случае превышения указанной скоростью предварительно установленного порогового значения, указанное усреднение показаний отключают с помощью управляющих средств. 2 н. и 2 з.п. ф-лы, 1 ил.

Изобретение относится к области радиоизмерений и предназначено для контроля работы аналого-цифровых преобразователей без применения специальных тестовых сигналов. Технический результат - повышение точности выявления возникающих искажений за счет выявления искажений до начала амплитудного ограничения. В основе изобретения лежит факт изменения среднего значения случайного процесса в результате его нелинейного преобразования. Случайный процесс с нулевым средним после прохождения устройства с монотонной нелинейной характеристикой изменяет свой спектральный состав таким образом, что в нем появляется постоянная составляющая, зависящая от степени выраженности нелинейности. Таким образом, технический результат достигается измерением и анализом среднего значения цифрового кода на выходе контролируемого аналого-цифрового преобразователя. Устройство для выявления нелинейных искажений содержит блок вычитания, блок измерения модуля среднего значения цифрового кода и блок принятия решений, в вариантном исполнении устройство состоит из блока измерения среднего значения цифрового кода и блока принятия решений. 4 н. и 2 з.п. ф-лы, 3 ил.

Изобретение относится к измерительной технике, в частности к аналого-цифровому преобразованию, а именно к кодовым шкалам преобразователей угла поворота вала в код. Технический результат - повышение информационной надежности псевдослучайной кодовой шкалы за счет формирования с нее корректирующих кодов с исправлением одиночных ошибок и обнаружением двойных. Псевдослучайная кодовая шкала содержит информационную дорожку, выполненную в виде градаций псевдослучайной двоичной последовательности максимальной длины периода M=2n-1, n информационных считывающих элементов, размещенных вдоль информационной дорожки с угловыми шагами, кратными величине кванта шкалы δ=360°/M, с возможностью получения с них M различных n разрядных кодовых комбинаций, k корректирующих считывающих элементов, размещенных вдоль информационной дорожки с возможностью получения с них совместно с n информационными считывающими элементами M различных (n+k)-разрядных кодовых комбинаций, представляющих собой код Хемминга с обнаружением и исправлением одиночной ошибки, контрольный считывающий элемент, размещенный вдоль информационной дорожки с возможностью получения с него совместно с (n+k) считывающими элементами M различных (n+k+1)-разрядных кодовых комбинаций, представляющих собой код Хемминга с исправлением одиночной и обнаружением двойной ошибки, выходы n информационных считывающих элементов. 1 ил., 7 табл.

Изобретение относится к области электроники, а именно к цифроаналоговым преобразователям. Техническим результатом является упрощение конструкции и повышение быстродействия цифроаналогового преобразователя при сохранении точности преобразования за счет формирования двухполярного выходного сигнала. Технический результат достигается тем, что в цифроаналоговом преобразователе, содержащем несколько источников тока и такое же число дифференциальных усилителей, выполненных на транзисторах, причем токи источников тока находятся в троичном соотношении между собой, для решения поставленной задачи, в него введены сумматор, положительная и отрицательная сборные шины, при этом каждый дифференциальный усилитель формирует трехпозиционный ключ, источники тока с помощью трехпозиционных ключей могут подключаться к положительной или к отрицательной сборным шинам, либо быть отключенными, причем положительная и отрицательная сборные шины подключены к сумматору, который из разности токов сборных шин формирует двухполярный выходной сигнал цифроаналогового преобразователя. При этом один выход каждого дифференциального усилителя подключен к положительной сборной шине, второй выход каждого дифференциального усилителя подключен к отрицательной сборной шине. 1 з.п. ф-лы, 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании систем автоматического управления (САУ). Технический результат заключается в осуществлении работы в широком диапазоне температур в полях ионизирующего излучения, резервировании, кодовом управлении выходным током и радиационной стойкости с временем работы при изменении в широком диапазоне температур окружающей среды, возникновении катастрофических и параметрических отказов отдельных элементов источника и при изменении нагрузки в условиях действия ионизирующего излучения. Для этого заявленное изобретение содержит в составе САУ датчики резонансного типа (термосопротивления, потенциометрические датчики обратной связи исполнительных устройств), для снятия информации с которых требуется обтекание их постоянным стабильным током, датчики соединяют, как правило, последовательно, и требуется поддерживать стабильный ток при изменении нагрузки и деградации параметров полупроводников со временем из-за изменения температуры и накоплении дозовых изменений, в результате которых нарушается работа транзисторов и изменяется величина выходного тока. Для этого заявленное устройство содержит три идентичных конвертора входного силового питания в выходной стабильный ток, выходные токи конверторов через блок отключения поступают на блок выравнивания, с выхода которого через балластный эталонный резистор поступают в нагрузку, выходы конверторов подключены также к блоку контроля и управления, подключенными управляющими выходами к блоку отключения и управляющими выходами - к блоку питания для собственных нужд, выходной сигнал поступает на преобразователь напряжения в частоту, выход управления которого через элемент гальванической развязки поступает на модуль управления транзистором-прерывателем. 9 з. п. ф - лы., 8 илл.

Изобретение относится к области измерительной и вычислительной техники, радиотехники и связи. Технический результат заключается в расширении в несколько раз предельного частотного диапазона обрабатываемых входных сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений от источников ко входам компараторов напряжения. Для этого в отличие от известного быстродействующего аналого-цифрового преобразователя с дифференциальным входом в данном изобретении первый источник входного напряжения соединен со входом первого дополнительного буферного усилителя, выход которого связан с первыми входами каждого из компараторов напряжения через соответствующие корректирующие конденсаторы первой группы, а второй источник входного противофазного напряжения связан со входом второго дополнительного буферного усилителя, выход которого связан со вторыми входами каждого из компараторов напряжения через соответствующие корректирующие конденсаторы второй группы. 1 з.п.ф-лы, 8 ил.
Наверх