Преобразователь частоты в код

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

25I958

Союз Советских

Социалистических

Республик

1 !

1 т .Ъ

Зависимое от авт, свидетельства №

Заявлено 20.Ч.1968 (№ 1241946/18-24) с присоединением заявки №

Приоритет

Опубликовано 10ЛХ.1969. Бюллетень № 28

Дата опубликования описания 30.1.1970

Кл. 42птв, 3/00

МПК Ст 06т

УДК 681.325(088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

Г. О. Паламарюк

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД

Устройство относится к области вычислительной техники и может быть применено в качестве основного узла цифрового вольтметра и в качестве самостоятельного быстродействующего преобразователя с непрерывным отсчетом.

Известны преобразователи частоты в код с непрерывным отсчетом, содержащие реверсивный счетчик, двоичный умножитель, вентили и схемы «ИЛИ».

Известны также преобразователи частоты в код на основе следящей системы, состоящей из блока управления и двух пересчетных устройств.

Однако такие преобразователи недостаточно быстродейственны.

Предложенный преобразователь отличается тем, что в нем входы вычитающего устройства старшего разряда подключены к генератору эталонной частоты и к блоку временного разделения импульсов, выходы регистрирующих устройств каждого разряда подключены к одним из входов вентилей соответствующих разрядов, вторые входы которых соединены соответственно со входом регистрирующего и входом вычитающего устройств этих же разрядов, а выходы вентилей через схемы «ИЛИ» каждого разряда соединены с одним из входов вычитающего устройства следующего разряда, другой вход которого подключен к соответствующему выходу пересчетного делителя.

Это позволяет повысить быстродействие преобразователя.

Блок-схема преобразователя приведена на чертеже.

Он содержит генератор 1 преобразуемой частоты, генератор 2 эталонной частоты, вычитающие устройства 8, число которых равно числу разрядов выходного кода, триггерные ячейки 4 вычитающих устройств, схемы запрета 5 и 6 вычитающих устройств, регистрирующие устройства 7, триггерные ячейки 8 регистрирующих устройств, вентили 9 и 10, схемы

«ИЛИ» 11, пересчетный делитель частоты 12 и

15 блок 18 временного разделения импульсов.

Преобразователь работает следующим образом.

Измеряемая частота F», проходя через блок временного разделения 18, поступает на вход

20 вычитающего устройства старшего разряда, на второй вход которого подается эталонная частота F .

При выполнении условия

25 х) ° триггерная ячейка 4 старшего разряда занимает строго определенное положение, при котором на выходе регистрирующего устройства старшего разряда появляется импульсная по30 следов ательность

251958 л1 — Fx Fe в а о о Fo

2в 21 2в 2"

Редактор Л. А, Утехина Составитель H. П. Исаева Корректор P. И. Крючкова

Тираж 480

Заказ 22(7

ЦНИИПИ

Подписное

Типография, пр. Сапунова, 2 поступающая в дальнейшем через схему

«ИЛИ» старшего разряда на следующий разряд преобразователя.

В случае Fo ) F„, триггер старшего разряда принимает противоположное состояние, обеспечивая тем самым прохождение F„÷åðåç схему «ИЛИ» старшего разряда и вентиль 9 следующего разряда.

Таким образом, на вход следующего разряда преобразователя поступает либо входная частота F„, либо разностная.

В первом случае на выходе триггерной ячейки 8 старшего разряда, имеется соответствующий потенциал, свидетельствующий о наличии составляющей Рв в частоте Р», во втором— ячейка 8 выдает нулевое показание, фиксирующее отсутствие в F составляющей г а.

Последующие разряды преобразователя работают аналогично. На входы вычитающих устройств каждого из них подаются импульсные последовательности частот

Следовательно, регистрирующая часть всего преобразователя фиксирует наличие соответствующих составляющих

4 в о Fo Рo

2 2 З " г"- в измеряемой частоте F

Предмет изобретения

Преобразователь частоты в код, содержащий блок временного разделения импульсов, подключенный к выходу генератора преобразуемой частоты, генератор эталонной частоты, 10 соединенный с блоком временного разделения импульсов и с пересчетным делителем частоты, вычитающие устройства, число которых равно числу разрядов выходного кода и выходы которых подключены к регистрирующим

15 устройствам, вентили и схемы «ИЛИ», отличаюи ийся тем, что, с целью повышения быстродействия преобразователя, входы вычитающего устройства старшего разряда подключены к генератору эталонной частоты и к блоку вре20 менного разделения импульсов, выходы регистрирующих устройств каждого разряда подключены к одним из входов вентилей соответствующих разрядов, вторые входы которых соединены соответственно со входом регистри25 рующего и входом вычитающего устройств этих же разрядов, а выходы вентилей через схемы «ИЛИ» каждого разряда соединены с одним из входов вычитающего устройства следующего разряда, другой вход которого подЗО ключен к соответствующему выходу пересчетного делителя.