Устройство числового программного управлениястанками

 

ОПИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскнк

Социалистическик

Республик

Зависимое от авт. свидетельства №

Заявлено 07.Х.1965 (№ 1031945/25-8) Кл. 49Ь, 5/05

2 I c, 46/33 с присоединением заявки №

Приоритет

МПК В 23с

G 05b

УДК 621.9-529(088.8) Комитет па делам изобретений и открытий при Совете Министров

СССР

Опубликовано 11.XI.1969. Бюллетень ¹ 35

Дата опубликования описания 3I.II1.1970

Авторы изобретения

В. С. Васильев, В. Г. Зусман, В. А. Ратмиров, М. С. Агурский и T. С. Хрящева

Экспериментальный научно-исследовательский институт металлорежущих станков

Заявитель

УСТРОЙСТВО ЧИСЛОВОГО ПРОГРАММНОГО УПРАВЛЕНИЯ

СТАНКАМИ

Известны устройства числового программного управления станками со встроенным линейным интерполятором и кодированным вводом программы на перфоленте с двумя электронными памятями, управляющими выходами линейно-кодового преобразователя, выполненного на основе умножителя.

Описываемое устройство повышает надежность и упрощает структуру системы управления. Оно отличается тем, что буферная память постоянно соединена с вводным устройством, а рабочая память — с отбором декад. Триггеры контроля на четность в ряду (поперек строки) соединены со входом схемы совпадения, выход которой связан с клапанами разрешения и запрета на ввод следующей строки кадра. Концевые триггеры буферной и рабочей памяти соединены через схемы совпадения с триггерами контроля на четность вдоль строки, включенными на входной клапан декад, клапан запрета ввода и клапан перезаписи из буферной памяти в рабочую. Выход клапана контроля поперек строки соединен с клапаном гашения кадра, выход которого "вязан с цепью гашения триггеров.

На чертеже представлена функциональная схема устройства.

Устройство имеет две неравноценные гамяти «А» и «h». Промежуточная память «А- постоянно связана с читающим устройством, а рабочая память «В» постоянно работает на цепи коммутации выходов делителя перемещения.

Обе памяти выполнены в виде последова5 тельных регистров сдвига на триггерах.

Для ввода информации в электронную память устройства используется стандартная пятидорожечная лента, на первых четырех дорожках а кадре которой запоминается ннфор10 мация; пятая дорожка и последняя строка в кадре используются для перекрестного контроля на четкость вводимой информации, В соответствии с четырьмя рабочими пробивками в строке в каждой памяти имеются

15 четыре регистра. Сигналы с первой строки кадра с фотодиодов дорожек 1 — 4 вводятся в память «А» и перебрасывают триггерь

Т,— 1А — Т,— 1А и триггер Т;,— !А с контроль ной дорожки 5 в случае пробивки на четкость

20 на ленте.

Импульс с сштхронизирующей дорожки 6 перфоленты поступает на вход тактирующего контрольного регистра сдвига, состоящего из триггеров Т,— Т-,. Импульсы от тактирующего

25 генератора проталкивают этот импульс через регистр и последовательно переключают триггеры T> — Т-., работающие на схемы совпадений «Ит» — «И;,».

Вторые выходы схем совпадений «и,» — «и,»

30 подключены соответственно к три"герам Т1—

257265

1A — Т4 — IA памяти «Л» и к триггеру контрольной дорожки Т,-— 1A. В зависимости от того, какие из триггеров переброшены, псследовательно срабатывают соответствующие им схемы совпадений, и импульсы через сооирательную схему «ИЛИ » поступают на счетный вход трипера Т .

Информация на перфоленте автоматически набивается всегда таким образом, что количество пробивок по строке и дорожке в кадре всегда было четным. Таким образом, при правильном считывании триггер Т„возвращается в исходное состояние, и выходной импульс с контрольного регистра через схему совпадений

«И»-, поступает на вход ждущего блокппг-генератора 7, который формирует сигнал, сдвигающий информацию в регистрах памяти «Л».

При неверном считывании по строке срабатывает схема совпадений «И»„., подающая сигнал через схему «ИЛИ» и кипп-реле 8 на отключение читающего устройства 9.

Одновременно через схему «ИЛИ»." поступает сигнал на реле, включающее контрольную лампочку, — неверное считывание. Одновременно с заполнением памяти «Л-» контролируется на четность вдоль дорожки вводимая информация.

По мере заполнения памяти «А» импульсы с дорожек поступают на соответствующие им триггеры Т« — Т, со счетным входом.

При правильном считывании все триггеры возвр а ща ются в и сходное состояние.

При заполнении маркерные импульсы переключаюг триггеры Т,— 20А — Т,— 2ОЛ, и схема совпадений «И», сигнализирующая о правильности заполнения памяти «А», при совпадении всех сигналов с триггеров выдает сигнал на схему совпадений «И»„.

При появлении синхронизируюгцего импульса от последней строки кадра со схемы совпадений «И»„поступает сигнал на триггер 7 ;.

При этом подается сигнал на отключение вводного устройства; сигнал запрета на схему

«НЕ», нз прохождение импульса синхронизирующей дорожки от последней строки кадра на регистры памяти «А» и срабатывает схема совпадений «И» при наличии .на ней сигнала, что память «Б» свободна, и при отсутствии в кадре пробивки на гашение кадра 10 открывает схемbl совпадений «И» — «И»„.

Импульсы от тактирующего генератора 11 с частогой 100 кги, поступающие на регистры памятей «А» и «Б», сдвигают информацию из памяти «А» в память «Б». После того как вся информация сдвинется в память «Б», срабатывают схема совпадений «И»33 триггер Т р и подается сигнал разрешения отработки кадра на схему совпадений «И»«. С некоторой задержкой во времени этот же сигнал дает разрешение на ввод очередного кадра. При неверном считывании срабатывает схема «И»,„, подающая сигнал на реле неверного считывания через «ИЛИ»з, и включается сигнальная лампочка. Сдвига информации из памяти «Л» в память «Б» в этом случае не произойдеч.

Таким образом, за время отработки кадра вводится очередной кадр. Импульсы от задающего генератора 12 через динамический клапан 18 поступают на блок 14 задания скорости отработки кадра и четырех-декадный счетчик перемещения 15.

По мере заполнения счетчика перемещения

15 с него через схемы отбора, состоящие из схем совпадений «И»,8 — «И»з, которые управляются от памяти «Б», отбирается запрограммированное число импульсов по каждой координате. Импульсы через блоки управления 16 подаются на исполнительные двигатели 17, отрабатывающие запрограммированное перемещение. После отработки кадра с выхода счетчика 15 подается запрещающий сигнал Hd динамический клапан 18. При этом прекращается поступление импульсов от задающего генератора 12 на блок 14 задания скорости.

Одновременно подается сигнал сброса на память «Б», и все ее триггеры устанавливаются в исходное состояние.

Срабатывает триггер Т,, и на схему совпадения «И»,р подается сигнал «память Б сброшена», после чего схема совпадений «И» д выдает сигнал на очередной сдвиг информации из памяти «А» в память «Б». Далее весь цикл повторяется.

При наличии в кадре пробивки . гашение кадра 10» и при поступлении сигнала на схему совпадений «И», от триггера Т„, который запускается от схемы синхронизации 16, на один из входов которой поступает сигнал от схемы

«ИЛИ»,-, индикатирующей переполнение памяти, а на другой вход поступает синхронизирующий сигнал от тактирующего генератора 11, срабатывает схема совпадений «И»-.6, кипи-реле 18, на время выдержки кипп-реле открывается схема совпадений «И»», все регистры памяти «А» сбрасываются без выдачи информаций в регистры памяти «Б», после чсго подается сигнал на ввод очередного кадра через динамический клапан 19, схему «ИЛИ», и кипп-реле 20. Наличие этой пробивки позволяет не перебивать перфоленту, если во время перфорирования в ней обнаружена ошибка, Предмет изобретения

1. Устройство числового программного управления станками с последовательным вводом программы в электронные блоки памяти линейно-кодового преобразователя, у которого электронные умножители (декады) соединены с клапанами отбора, а второй вход клапанов отбора связан с триггерами памяти, отличаюи1ееся тем, что, с целью повышения надежности и упрощения устройства, буферная памя ь постоянчо соединена с вводным устройством, а рабочая память — с отбором декад, причем триггеры контроля на четность в ряду (поперек строки) соединены со входом схемы сов. падения, выход которой связан с клапанами разрешения и запрета на ввод следующей строки кадра, а концевые триггеры буферной и рабочсй памяти соединены через схемы сов257265

Составитель А. Кузин

Редактор Б. Б. Федотов Техред Л. В. Куклина

Корректор А. П. Васильева

Заказ 709/12 Тираж 480 Подписное

ИНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4г5

Типография, пр. Сапунова, 2 падения с триггерами контроля на четность вдоль строки, включенными на входной клапан декад, клапан запрета ввода и клапан перезаписи из буферной памяти в рабочую.

2. Устройство по п. 1, отличающееся тем, что выход клапана контроля поперек строки соединен с клапаном гашения кадра, выход которого связан с цепью гашения триггеров.