Устройство для преобразования двоично- десятичных чисел в двоичные

 

ОП ИСАН И Е

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства N

Кл. 42m3, 5/02

Заявлено 23.XI I.1968 (№ 1291993/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 06.11970. Бюллетень № 4

Дата опубликования описания 14,V.1970

Комитет по делам изобретений и открытий при Совете Министров

GCCP

МПК G 061

УДК 681.325.53 (088,8) Авторы изобретения

О. А. Раисов, В, М. Васильев, П, С. Гащак и Г. П. Шаламов

Заявитель

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОДЕСЯТИЧНЫХ ЧИСЕЛ В ДВОИЧНЫЕ

А, 10 = (А; . 2 +А,) 2.

Причем цифры пре образуемого числа вводятся в устройство поочередно вручную.

Предложенное устройство отличается тем, что входы четырехразрядного регистра памяти тетрад соединены с выходами двоично-десятичного регистра числа, счетчика тетрад и распределителя импульсов, а выход соединен с вентилем, соединенным по выходу с одним из входов сумматора, с которым через другой вентиль и линию задержки соединен выход регистра памяти результата, соединенный также с третьим вентилем, выход которого соединен со вторым входом сумматора, соединенным

Изобретение относится к области автоматики и вычислительной техники.

Известно устройство для преобразования десятичных чисел в двоичные, реализующее алгоритм преобразования любого ьт-разрядного десятичного числа в виде (Х)2 =Апт 10п 1+А 2 10п а-+- +А 10-++ Ао = 1(Ап 1 10+Ап 2) . 10+... +А,) 10+А„ где (х ) — результат преооразования в двоичный код, А — число единиц B L-ом разряде; разряды преобразуются по формуле также с выходом регистра памяти результата через четвертый вентиль и линия задержки; выходы сумматора соединены со входами регистра памяти результата, соединенного по входам также с выходами распределителя; схема управления соединена со входами распределителя, вентилей и счетчика тетрад.

Это позволяет упростить схему устройства и повысить его надежность.

1о Схема устройства изображена на чертеже.

Устройство содежит четырехразрядный регистр памяти тетрад 1, счетчик тетрад 2, линию задержки 8, сдвигающую число на один двоичный разряд влево, линию задержки 4, 1S сдвигающую число еще на два двоичных разряда влево, — вентиля 5- — 8; одноразрядный сумматор 9 с выходааи S и S; (m+ 1)-разрядный распределитель импульсов 10 (rn— число двоичных разрядоз преобразованного числа); регистр памяти результата 11, содержащий т разрядов: схему управления 12 с выходами 18 и 14 и двоично-десятичный регистр чи сл а 15.

Устройство работает следующим образом.

Схема управления 12 подает питание, производит установку схемы в исхэдчое состояние (запись начальной «1» в распределитель

Hìïóëüñîâ 10 и счетчяк тетрад 2), а также запускает генератор тактовых импульсов (на схЕме не показан).

200962

С началом работы генератора тактовых импульсов счетчик тетрад 2 через регистр памяти тетрад 1 производит первый опрос регистра числа 15 в результате чего в регистр памяти тетрад 1 заносится значение старшего разряда преобразуемого числа; одновременно с этим по выходу И открываются вентили 5, б канала сложения и начинается продвижение

«1» по распределителю импульсов 10.

Выходные сигналы распределителя 10 производят считывание с предварительно очищенного регистра памяти результата 11 и с регистра памяти тетрад 1.

Выходная информация регистра памяти результата П (в первом цикле работы — «0») и регистра памяти тетрад 1 поступает через открытый вентиль б на первый вход сумматора

9, а через вентиль 5 «а второй вход сумматора. Выходной сигнал сумматора 9 задерживается по отношению ко входному на один такт.

Если в результате суммирования получается

«1», то сигнал появляется на выходе сумматора S, если же «0» — на выходе Ь . Наличие сигнала S позволяет замкнуть цепь выходного сигнала распределителя 10 без записи «1» в регистр памяти результата 11.

В случае, если результат суммирования равен «1», то наличие сигнала S позволяет замкнуть цепь выходного сигчала распределителя

10 с записью «1» в регистр памяти результата 11.

В последнем такте работы распределителя

10 заканчивается цикл суммирования, в первый разряд распределителя вносится «1» для организации следующего цикла работы; схема управления 12 закрывает вентили 5 и б, а вентили 7 и 8 открывает по выходу 14. Устройство переходит в режим умножения. .При новом цикле движения импульсов в распределителе 10 его выходные сигналы производят считывание информации с регистра памяти результата 11, выходные сигналы которого через линии задержки 8 и 4 и вентили

7 и 8 поступают на вход сумматора 9.

Результат суммирования (равный А„1 10) вновь заносится в регистр памяти результата

11 аналогично описанчому выше.

После окончания цикла умножения схема управления 12 закрывает вентили 7 и 8 открывает вентили 5 и 6, а счетчик тетрад 2 подает сигнал на ввод следующей тетрады в регистр памяти тетрад 1.

Устройство отрабатывает следующий цикл сложения, но теперь складывается содержимое регистра памяти результата 11 со значением следующей цифры преобразуемого числа. Затем следует цикл умножения и т. д.

Процесс преобразования заканчивается прибавлением к произведению получившемуся в результате последнего умножения на 10, младшей цифры десятичного числа. В регистре памяти результата 11 образуется число, преобразованное в двоичный код.

Предмет изобретения

Устройство для преобразования двоична-десятичных чисел в двоичные, содержащее двоично-десятичный регистр числа, четырехразрядный регистр памяти тетрад, счетчик тетрад, регистр памяти результата, распределитель импульсов, линии задержки, вентили, одноразрядный сумматор и схему управления, отличающееся тем, что, с целью упрощения схемы и повышения ее надежности, входы четырехразрядного регистра памяти тетрад соединены с выходами двоично.десятичного регистра числа, счетчика;етрад и распределителя импульсов, а выход соединен с вентилем, соединенным по выходу с одним из входов сумматора, с которым через другой зентиль и линию задержки соединен выход регистра па4О мяти результата, соединенный также с третьим вентилем, выход которого соединен со вторым входом сумматора, соединенным также с выходом регистра памяти результата через четвертый вентиль II линии задержки; вы4> ходы сумматора соединены со входами регистра памяти результата, соединенного по входам также с выходами распределителя; схема управления соединена со входами распределителя, вентилей и счетчика тетрад.

260962

Составитель В. В, Игнатущеико

Редактор Л. А, Утехина Техред Л. В, Куклина Корректор Г. С. Мухина

Заказ 1058!7 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2