Устройство для временной задержки потенциальных или импульсных сигналов

 

-огас с зная !

% л .4чео

1 ибливтека МйА

267б80

О П И С А Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Cow Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 21а1, 36/04

Заявлено 19ЛХ.1968 (№ 1270226/18-24) с присоединением заявки №

Приоритет

Опубликовано 02Лт .1970. Бюллетень № 13

Дата опубликования описания 5Х111.1970

МПК Н 03k 5/153

Н 031, 17/56

Н 031<, 17/28

УДК 621.374.5(088.8) Комитет по делам изобретений и открытий ори Совете Министров

СССР

Авторы изобретения

Г. Г. Кузнецов, Б. И. Вайнблат, Л. Б. Константиновский и Ю. В. Переверзев

Украинский государственный проектный институт

«Тяжпромавтоматика»

3 аявитель

УСТРОЙСТВО ДЛЯ ВРЕМЕННОЙ ЗАДЕРЖКИ

ПОТЕНЦИАЛЬНЫХ ИЛИ ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к области автоматики и вычислительной техники, в частности к полупроводниковым регулируемым задержкамм.

Известны промышленные серийные временные элементы задержки, регулируемые в диапазоне 0,5 — 10 сек и 5 — 100 сек, ЭТ-ВОЗ и

3Т-ВО4 соответственно. Недостатками этих элементов являются большое время подготовки к повторному включению и способность работать только от потенциальных сигналов.

Предложенное устройство отличается тем, что содержит две одинаковые схемы задержки на полупроводниках и схему, обеспечивающую их попеременную работу, состоящую из двух триггеров, двух схем совпадений и схемы «ИЛИ».

В устройстве к выходу потенциального триггера подключены вход импульсного триггера и по одному входу от каждой схемы совпадения, а другие два входа схем совпадения подключены к выходам импульсного триггера.

Устройство имеет очень малое время подготовки к повторному включению и способно работать как от потенциальных сигналов, так и от импульсов малой длительности.

На фиг. 1 показана блок-схема предлагаемой задержки; на фиг. 2 †временн диаграмма, поясняющая работу задержки.

Устройство состоит из потенциального триггера 1, импульсного триггера 2, схем совпадения 8, 4, временных регулируемых элементов задержки б, б и схемы «ИЛИ» 7.

На вход задержки могут быть поданы как потенциальные, так и импульсные сигналы.

Имеется два .выхода — потенциальный выход

А, являющийся выходом триггера 1, и импульсный выход Б с выхода схемы «ИЛИ» 7.

Сигнал, подлежащий задержке, поступает

10 на вход потенциального триггера 1 и перебрасывает его из нулевого (исходного) состояния в единичное. В единичном состоянии на выходе А появляется отрицательный потенциал, который поступает на входы схем совпадения

15 8, 4 и на счетный вход импульсного триггера 2, который не меняет своего начального состояния, так как срабатывает только от положительного перепада. При этом на его прямом выходе, подключенном к разрешающе20 му входу схемы совпадения 4, будет отрицательный потенциал, который является разрешающим для прохождения сигнала от потенциального триггера 1 на вход элемента задержки б. На выходе последнего через интер25 вал времени М появится сигнал, который пройдя через схему «ИЛИ» 7, вызывает сброс триггера 1 в нулевое состояние. При этом на выходе А триггера 1 появляется нулевой потенциал, запрещающий прохождение

30 сигнала через схему совпадения 4, сигнал на

267680

Вхаа

Выхода

Выха8rripuzzepa 2.

Выхп3 схемы 5

Bb!xo3 схВмы Б

ВыхдУb

9 uz.1

Составитель А. А, Нефедов

Редактор А. В, Корнеев Текред Л. Я. Левина Корректоры: E. Ласточкина и В. Петрова

Заказ 2136,. 10 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретеш и и открытий при Совете Министров СССР

Москва, )K-ЗБ, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2 выходе элемента задержки б исчезает, а на выходе Б появляется импульсный сигнал, задержанный на время t..

Одновременно с этим триггер 2 перебрасывается положительным перепадом в другое устойчивое состояние, Теперь отрицательный потенциал будет на его инверсном выходе, соединенном с разрешающим входом схемы совпадения 8. Следующий сигнал, поступивший на вход задержки после возвращения триггера 1 в нулевое состояние, опять опрокидывает его в единичное состояние. Отрицательный потенциал через разрешенную схему совпадений 8 поступает на вход элемента задержки 5. Сигнал, появившийся íà его выходе, перебрасывает триггер 1 в исходное состояние, снимая входной сигнал с элемента задержки 5, и перебрасывает триггер 2, который вновь подготавливает для работы элемент задержки б через схему совпадений 4.

Таким образом, триггер 2 через схемы совпадений 8 и 4 автоматически управляет работой элементов задержки б, б, чередуя работу и подготовку одного элемента во время подготовки и работы другого. Разрешающее время устройства обуславливается только временем переключения транзисторов, на которых построены триггеры 1, 2, и не зависит от постоянной времени элементов задержки.

Предмет изобретения

Устройство для временной задержки потенциальных или импульсных сигналов, состоящее из импульсного триггера со счетным входом и двух параллельных цепей, каждая из которых содержит последовательно соединенные схему совпадения и элемент временной задержки, причем выходы последних подключены через схему «ИЛИ» на вход установки нуля потенциального триггера, отличающееся тем, что, с целью уменьшения разрешающего времени, в нем к выходу потенциального триггера подключены вход импульсного триггера и по одному входу от каждой схемы совпадения, а другие два входа схем совпадения подключены к выходам импульсного триггера.