Блйотекд г-в. а. пелипейкоои

 

О П И С А Н И Е 269297

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ Заявлено 18.1.1969 (№ 1307781/18-24) Кл. 21е, 36/10 с присоединением заявки ¹

Приоритет

Опубликовано 17.1V.1970. Бюллетень ¹ 15

Дата опубликования описания 27Л П1.1970

МПК G 01г 31/28

УДК 621.327.53 (088,8) Комитет по делам изобретений н открытий при Совете Министров

СССР

СПОСОБ КОНТРОЛЯ НАГРУЗОЧНОИ СПОСОБНОСТИ

ПОРОГОВЫХ СХЕМ

Изобретение относится к контрольно-измерительной технике, в частности к контролю параметров цифровых интегральных схем.

Известен способ контроля пагрузочной способности пороговых логических схем и их классификации путем подачи входных воздействий и измерения выходных параметров.

При подаче на выход контролируемой схемы напряжения, заданного для данного типа схем уровня, и измерении установившегося при этом нагрузочного тока возникает опасность выхода из строя проверяемых схем за счет возможной токовой перегрузки.

Цель изобретения — повысить эффективность контроля.

Это достигается тем, что в выходную цепь контролируемой схемы задают линейно возрастающий нагрузочный ток и фиксируют

его величину при достиженни выходным напряжением заданного порогового уровня.

При определении нагрузочной способности схем предлагаемым способом нагрузочный ток не может превысить уровня, реально допустимого для каждой проверяемой схемы, так как рост тока прекращается при достижении выходным напряжением заданного уровня, что исключает возможность токовых перегрузок для лучших экземпляров проверяемых схем. Описываемый способ позволяет также с большей точностью классифицировать проверяемые схемы па группы по нагрузочной способности, а таже упрощает реализацию устройств контроля за счет того, что технически измерение одного потенциала с высокой точностью значительно проще, чем задание нескольких контрольных напряжений также с высокой точностью при значительном токе нагрузки.

На чертеже дана схема реалнзацшт предла10 гаемого способа проверки пороговых схем, например цифровых интегральных микросхем

«И — НЕ» типов ДТЛ и ТТЛ.

На вход «И» интегральной схемы 1 пз задатчика входных сигналов 2 подают сигнал

15 логической «1», при этом на выходе проверяемой схемы будет сигнал логического «0», определяемый остаточным напряжением участка коллектор-эмпттер выходного транзистора. Если теперь в коллекторную цепь откры20 того транзистора от отдельного источника 8 через измерительное устройство 4 задавать возрастающий ток (аналогично тому, как через этот транзистор протекают входные токи других интегральных схем, прп включении пх

25 входов на выход данной интегральной схемы), то базовый ток выходного транзистора прп имеющемся у него коэффициенте усиления и при определенной величине выходного тока, окажется недостаточным для удержания

30 транзистора B насыщенном состоянии, и тог269297

Предмет изобретения

Составитель В. А. Комаров

Текред А. А. Камышиикова Корректор И. С. Хлыстова

Редактор В. Дибобес

Заказ 2321/1 Тираж 480 Подписное

ЦИИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, )К-35, Раушская паб., д. 4/б

Типография, пр. Сапунова, 2 да его остаточное напряжение на коллекторе, т. е. напряжение логического «0» — начнет возрастать. В момент, когда это напряжение достигнет предельного верхнего значения, допустимого для напряжения логического «0», автоматически с помощью схем 5 сравнения и фиксации прекращают рост задаваемого тока, а его величину регистрируют измерительным устройством 4 и одновременно производят с помощью пороговых схем б сравпения автоматическую оценку качества контролируемой схемы по пагрузочной способности, т. е. ее классификацию — отнесение к о11ределенной группе по данному параметру.

Найденная таким спосооом величина максНМа 1bHoro тока нагрузки IIH reI pa I Hoé cxeubI по максимально допустимому значению напряжения логического «0>: на ее Выходе становится ценной информацией при синтезе различнъ|х узлоВ, указь1ВЯ11ия на то какое количество входов B зависимости от величин их входных токов может быть включено на выход данной проверенной интегральной

5 схемы.

10 Способ контроля нагрузочной способности пороговых схем, например интегральных, путем подачи входных сигналов п измерения выходных параметров схем, отличающийся тем, что, с Келью повышения эффективности

15 контроля, в выходную цепь контролируемой схемы задают линейно возрастающий нагрузочный ток и фиксируют его величину при достижении выходным напряжением заданного порогового уровня.