Устройство адаптивной синхронизации символов

Изобретение относится к радиотехнике и может найти применение в системах связи. Технический результат – снижение времени синхронизации символов за счет оценки напряжения ошибки, которое оно примет через некоторое время после работы устройства, и использования этого напряжения практически сразу после того, как текущее значение напряжения ошибки достигнет соответствующего значения. Для этого в устройство введены первый (3.1), второй (3.2) и третий (3.3) электронные ключи, блок формирования управляющих напряжений (8), последовательно соединенные аналого-цифровой преобразователь (9), вычислительное устройство (10), цифроаналоговый преобразователь (11) и усилитель (12). 7 ил.

 

Изобретение относится к радиотехнике и может найти применение в средствах связи.

Известно устройство синхронизации, описанное в патенте РФ №141688, H04L 7/02 «Устройство установления тактовой синхронизации по информационному составному последовательному сигналу», недостатком которого является значительная сложность и недостаточно высокая точность синхронизации.

Известно устройство синхронизации, описанное в патенте РФ №2232479, H04L 27/22 «Система и способ устранения ошибки синхронизации символа и ошибки по частоте несущей в системе цифрового радиовещания ОЧУ», недостатком которого является недостаточно высокая точность синхронизации.

Известен способ синхронизации, описанный в патенте РФ №2538281 G08C 19/28 «Способ синхронизации передаваемых сообщений», у которого недостаточно высокая точность синхронизации и большое время синхронизации.

Известны способ и устройство синхронизации, описанное в патенте РФ №2591565 H04 J3/06 «Способ синхронизации передаваемых сообщений и устройство для его реализации», недостатком которых является значительная сложность, недостаточно высокая точность синхронизации и большое время синхронизации.

В учебном пособии «Основы теории радиотехнических систем. Учебное пособие. // В. И. Борисов, В. М. Зинчук, А. Е. Лимарев, Н. П. Мухин. Под ред. В. И. Борисова. Воронежский научно-исследовательский институт связи, 2004», стр. 206 - 207» рассматривается две типовые структурные схемы синхронных систем радиосвязи: с передачей опорного сигнала по отдельному каналу связи (рис.7.1а) и с формированием опорного сигнала на приемной стороне (рис.7.1б). Первый обладает очевидными недостатками – повышенными весовыми и габаритными характеристиками приемного устройства, а также необходимостью организации отдельного канала для передачи опорного сигнала, что в современных условиях зачастую затруднено. Вследствие более эффективного использования канала связи в настоящее время наибольшее применение находят синхронные системы радиосвязи с формированием опорного сигнала. К недостаткам этого варианта следует отнести большое время синхронизации, обусловленное его построением по принципу аналогового замкнутого контура, при этом для повышения точности необходимо значительное увеличение времени усреднения напряжения ошибки.

При этом под полной синхронизацией понимается, что действующий на входе приемника системы радиосвязи кодированный сигнал точно синхронизирован по началу кодовой последовательности и частоте следования ее двоичных символов.

Известно множество устройств, реализующих поисковый и беспоисковый методы синхронизации в системах с формированием опорного сигнала. Устройства, реализующие поисковый метод фазовой и тактовой синхронизации строятся на основе системы фазовой автоподстройки частоты (ФАПЧ). Например, петля Костаса используется для восстановления фазированной несущей для двухполосной системы с подавленной несущей, а также для демодуляции фазоманипулированных сигналов (BPSK, QPSK) (Прокис Джон. Цифровая связь. Пер. с англ. / Под ред. Д.Д. Кловского - М.: Радио и связь. 2000. стр. 302-303). Основанные на петле Костаса устройства имеют недостатки, связанные с неоднозначностью фазы на 180º, а также с инерционностью петлевого фильтра.

Наиболее близким аналогом по технической сущности к предлагаемому является устройство синхронизации символов, описанное в учебном пособии «Основы теории радиотехнических систем. Учебное пособие. // В. И. Борисов, В. М. Зинчук, А. Е. Лимарев, Н. П. Мухин. Под ред. В. И. Борисова. Воронежский научно-исследовательский институт связи, 2004», стр. 222 - 223», принятое за прототип.

Структурная схема устройства-прототипа приведена на фиг. 1, где обозначено:

1 – приемник;

2 – демодулятор;

4 – фазовый дискриминатор (ФД);

5 – интегратор;

6 – преобразователь напряжения;

7 – генератор тактовых импульсов (ГТИ);

13 – схема регистрации (блок регистрации).

Устройство содержит последовательно соединенные приемник 1, демодулятор 2, схему регистрации 13, выход которой является

выходом устройства, а также последовательно соединенные фазовый дискриминатор 4, интегратор 5, преобразователь напряжения 6 и генератор тактовых импульсов 7, первый выход которого соединен со вторым входом схемы регистрации 13. Второй выход ГТИ 7 соединен со вторым входом фазового дискриминатора 4, первый вход которого подсоединен к выходу демодулятора 2. Вход приемника 1 является входом устройства.

Устройство-прототип работает следующим образом.

Сигнал с выхода приемника 1 подается в демодулятор 2. После демодуляции сигнал поступает в фазовый дискриминатор 4, на второй вход которого подаются сигналы с ГТИ 7, управляемого напряжением. Фазовый дискриминатор 4 вырабатывает напряжение (напряжение ошибки), знак и амплитуда которого пропорциональна знаку и величине рассогласования фаз (времени) между тактовыми импульсами ГТИ 7 и принимаемыми символами. Символ, в данном случае, представляет собой сигнал установленной заранее длительности с полностью известными параметрами, кроме его времени появления (фазы).

Напряжение, поступающее с выхода фазового дискриминатора 4, усредняют в интеграторе 5 и формируют с его использованием управляющего напряжения в преобразователе напряжения 6 таким образом, чтобы рассогласование фаз уменьшилось до минимума. На выход блока регистрации 13 поступают символы после того, как процесс синхронизации завершают. Схема регистрации 13 может быть выполнена, например, в виде электронного ключа, который открывают напряжением, поступающим с ГТИ 7. В данном случае преобразователь напряжения 6, преобразует напряжение, которое изменяется в пределах от U1 до U2, в напряжение, которое изменяется соответственно в пределах от U3 до U4 по определенной функциональной зависимости.

Недостатком устройства-прототипа является большое время синхронизации, обусловленное его построением по принципу аналогового замкнутого контура, при этом для повышения точности необходимо значительное увеличение времени усреднения напряжения ошибки.

Задача предлагаемого устройства – снижение времени синхронизации.

Для решения поставленной задачи в устройство адаптивной синхронизации символов, содержащее последовательно соединенные приемник, демодулятор, фазовый дискриминатор и интегратор; последовательно соединенные преобразователь напряжения, и генератор тактовых импульсов (ГТИ), второй выход которого соединен со вторым входом фазового дискриминатора, при этом вход приемника является входом устройства, согласно изобретению, введены первый, второй и третий электронные ключи, блок формирования управляющих напряжений, выполненный с возможностью формирования импульсов напряжения установленного уровня и длительности, а также последовательно соединенные аналого-цифровой преобразователь, вычислительное устройство, цифроаналоговый преобразователь, усилитель, выход которого соединен с первым входом третьего электронного ключа; первый вход первого электронного ключа соединен с выходом демодулятора, его второй вход соединен с выходом ГТИ, выход первого электронного ключа является выходом устройства; вход второго электронного ключа соединен с выходом интегратора, выходы второго и третьего электронных ключей соединены с входом преобразователя напряжения, выполненного с возможностью преобразования входного напряжения в соответствии с заданной функциональной зависимостью; второй выход вычислительного устройства соединен с входом блока формирования управляющих напряжений, первый выход которого соединен со вторым входом второго электронного ключа, второй выход блока формирования управляющих напряжений соединен со вторым входом третьего электронного ключа, кроме того, вычислительное устройство выполнено с возможностью осуществления расчета условных плотностей распределения вероятности и значения напряжения, которое оно примет в следующий момент времени с наибольшей вероятностью.

Структурная схема предлагаемого устройства приведена на фиг. 2, где обозначено:

1 – приемник;

2 – демодулятор;

3.1, 3.2, 3.3 – с первого по третий электронные ключи, соответственно;

4 – фазовый дискриминатор;

5 – интегратор;

6 – преобразователь напряжения;

7 – генератор тактовых импульсов (ГТИ);

8 – блок формирования управляющих напряжений (БФУпН);

9 – аналого-цифровой преобразователь (АЦП);

10 – вычислительное устройство (ВУ);

11 – цифроаналоговый преобразователь (ЦАП);

12 – усилитель.

Предлагаемое устройство содержит последовательно соединенные приемник 1, демодулятор 2, первый электронный ключ 3.1, выход которого является выходом устройства, а также последовательно соединенные фазовый дискриминатор 4, интегратор 5, второй электронный ключ 3.2, преобразователь напряжения 6 и ГТИ 7, первый выход которого подключен ко второму входу первого электронного ключа 3.1, второй выход ГТИ 7 подключен ко второму входу фазового дискриминатора 4, первый вход которого соединен с выходом демодулятора 2. Кроме того, первый выход БФУпН 8 соединен со вторым входом второго электронного ключа 3.2. Второй выход БФУпН 8 соединен со вторым входом третьего электронного ключа 3.3, выход которого соединен с входом преобразователя напряжения 6. При этом выход фазового дискриминатора 4 через последовательно соединенные АЦП 9, вычислительное устройство 10, ЦАП 11 и усилитель 12 подключен к первому входу третьего электронного ключа 3.3. Второй выход вычислительного устройства 10 соединен с входом БФУпН 8. Вход приемника 1 является входом устройства.

Заявляемое устройство работает следующим образом.

В начальный момент времени со второго входа ВУ 10 на вход БФУпН 8 подают соответствующий сигнал и в БФУпН 8 формируют импульс установленной заранее длительности (Тн) и амплитуды. Эпюры напряжений, поступающих на выходы БФУпН 8, приведены на фиг. 4.

БФУпН 8 может быть выполнен, например, в виде устройства, структурная схема которого приведена на фиг. 3, где обозначено:

8.1 – устройство управления;

8.2.1, 8.2.2 – первый и второй цифроаналоговые преобразователи (ЦАП);

8.3.1, 8.3.2 – первый и второй усилители.

БФУпН 8 содержит последовательно соединенные устройство управления 8.1, первый ЦАП 8.2.1 и первый усилитель 8.3.1, выход которого является первым выходом БФУпН 8, а так же последовательно соединенные второй 8.2.2 ЦАП и второй усилитель 8.3.2, выход которого является вторым выходом БФУпН 8. Второй выход устройства управления 8.1 соединен с входом второго ЦАП 8.2.2.

Работает блок формирования управляющих напряжений 8 следующим образом.

В БФУпН 8, сформированный в цифровом виде импульс напряжения установленного уровня, длительность которого равна Тн, с первого выхода устройства управления 8.1, подают на первый ЦАП 8.2.1. Преобразованное в первом ЦАП 8.2.1 в аналоговый вид напряжение усиливают до необходимого уровня в первом усилителе 8.3.1, затем подают его на второй вход второго электронного ключа 3.2 (фиг. 2). Этим напряжением открывают второй электронный ключ 3.2.

Одновременно сформированный в цифровом виде импульс напряжения установленного уровня, длительность которого равна Тн, со второго выхода устройства управления 8.1 подают на второй вход ЦАП 8.2.2. Преобразованное во втором ЦАП 8.2.2 в аналоговый вид напряжение усиливают до необходимого уровня в первом усилителе 8.3.1, подают его на второй вход третьего электронного ключа 3.3 (фиг. 2). Этим напряжением закрывают третий электронный ключ 3.3.

Устройство управления 8.1 может быть выполнено, например, в виде программируемой интегральной схемы (ПЛИС).

В этом случае устройство работает в режиме слежения за фазой по такому же алгоритму, что и устройство-прототип, то есть, сигнал с приемника 1 подают в демодулятор 2. После демодуляции сигнал подают в фазовый дискриминатор 4, на второй вход которого подаются сигналы с ГТИ 7, управляемого напряжением. Фазовый дискриминатор 4 вырабатывает напряжение, знак и амплитуда которого пропорциональна знаку и величине рассогласования фаз (времени) между тактовыми импульсами ГТИ 7 и принимаемыми символами. Это напряжение усредняют в интеграторе 5 и формируют с использованием данного напряжения управляющее напряжение в преобразователе напряжения 6 таким образом, чтобы рассогласование фаз уменьшилось до минимума. На выход первого электронного ключа 3.1 поступает сигнал в моменты времени, когда его открывают импульсы, поступающие с ГТИ 7.

Преобразователь напряжения 6 выполнен в виде устройства преобразующего напряжение, которое изменяется в пределах от U1 до U2, в напряжение, которое изменяется соответственно в пределах от U3 до U4. Преобразователь напряжения 6 может быть выполнен, например, в виде устройства, структурная схема которого приведена на фиг. 5, где обозначено:

6.1 – аналого-цифровой преобразователь (АЦП);

6.2 – вычислительное устройство;

6.3 – цифроаналоговый преобразователь (ЦАП);

6.4 – усилитель.

Преобразователь напряжения 6 содержит последовательно соединенные АЦП 6.1, вычислительное устройство 6.2, ЦАП 6.3 и усилитель 6.4, выход которого является выходом преобразователя напряжения 6. Вход АЦП 6.1 является входом преобразователя напряжения 6.

Работает преобразователь напряжения следующим образом.

Поступающее на вход преобразователя напряжения 6 напряжение ошибки преобразуют в цифровую форму в АЦП 6.1 и подают его в вычислительное устройство 6.2, где входное напряжение пересчитывается следующим способом

y= k1(x) x, (1)

т.е.: y1=k1 x1, y2=k2 x2, … , yn=kn xn,

где: n – число используемых градаций напряжения ошибки;

x1, x2, …, xn – напряжения ошибки соответствующего уровня;

k1, k2, …, kn – соответствующие коэффициенты преобразования напряжения ошибки;

y1, y2, …, yn – значения выходного напряжения.

Полученное напряжение преобразуют в аналоговый вид в ЦАП 6.3 и усиливают до необходимого уровня в усилителе 6.4.

Вычислительное устройство 6.2 может быть выполнено, например, в виде программируемой логической интегральной схемы (ПЛИС).

В течение начального интервала времени Тн в вычислительном устройстве 10 (фиг. 2) осуществляют расчет условных плотностей распределения значений напряжения ошибки следующим образом.

Осуществляют дискретизацию значений напряжения ошибки для всего возможного диапазона их изменений. Дискретное представление значений напряжения ошибки осуществляют путем деления диапазона их изменения на N равных отрезков. Дискретное значение напряжения ошибки принимают равным значению середины отрезка.

Число, на которое разбивают интервал значений напряжения ошибки, определяют на этапе разработки экспериментальным путем или методом математического моделирования как значение, обеспечивающее заданный уровень точности синхронизации за минимальное время.

В течение начального интервала времени, рассчитывают условные плотности распределения вероятности того, что значение напряжения ошибки в установленный момент времени t2 примет одно из заранее определенных значений, обусловленных его дискретным представлением, при условии, что в текущий момент времени напряжение ошибки равно одному из установленных дискретных значений. Иллюстративное пояснение приведено на фиг. 6 а, 6 б.

Условные плотности распределения рассчитывают любым известным способом, например, методом построения гистограмм (см., например, Е.С. Вентцель «Теория вероятностей», М. 1969, стр. 136 – 138).

Значение временного интервала, в течение которого набирают статистические данные, достаточные для построения условных плотностей распределения, определяют на этапе разработки экспериментальным путем или методом математического моделирования как значение, обеспечивающее заданный уровень точности синхронизации.

Для каждого значения напряжения ошибки определяют значение напряжения, которое оно примет в следующий момент времени с наибольшей вероятностью.

После завершения процесса расчета условных плотностей распределения значений напряжения ошибки устройство переходит в режим циклической работы, при этом каждый цикл состоит из двух шагов.

Первый шаг.

В ВУ 10 осуществляют сравнение напряжения ошибки, которое в цифровом виде поступает с АЦП 9, с заранее установленным пороговым значением. Если значения напряжения ошибки превышает пороговый уровень, то определяют значение, которое напряжение ошибки примет в установленный момент времени t2 с наибольшей вероятностью.

В этом случае в устройстве управления 8.1 в цифровом виде формируют напряжение соответствующего уровня установленной длительности t1, которое через время, необходимое для определения напряжения ошибки τ, подают на первый ЦАП 8.2.1. Преобразованное в первом ЦАП 8.2.1 в аналоговый вид напряжение усиливают в первом усилителе 8.3.1 и подают его на второй вход второго электронного ключа 3.2 и, тем самым, закрывают его. Также в устройстве управления 8.1 формируют напряжение в цифровом виде соответствующего уровня установленной длительности t1 и через время, необходимое для определения напряжения ошибки τ, подают его на второй ЦАП 8.2.2. Преобразованное во втором ЦАП 8.2.2 в аналоговый вид и, усиленное до необходимого уровня во втором усилителе 8.3.2, напряжение подают на второй вход третьего электронного ключа 3.3 и открывают его (см. фиг. 4).

Напряжение ошибки с уровнем, которое бы оно приняло в момент времени t2 с наибольшей вероятностью, с вычислительного устройства 10 подают на ЦАП 11, где напряжение преобразуют в аналоговый вид и, усиленное до необходимого уровня в усилителе 12, подают на первый вход третьего электронного ключа 3.3. Через открытый третий электронный ключ 3.3 напряжение поступает в преобразователь напряжения 6, где оно преобразуется соответствующим образом. Преобразованное напряжение ошибки подают на ГТИ 7.

Второй шаг.

В ВУ 10 осуществляют сравнение напряжения ошибки, которое в цифровом виде поступает с АЦП 9, с заранее установленным пороговым значением.

Устройство работает в режиме слежения за фазой по алгоритму, который реализован в устройстве-прототипе, до тех пор, пока значения напряжения ошибки не превысит пороговый уровень (интервал времени t3).

В устройстве управления 8.1 в цифровом виде формируют напряжение соответствующего уровня, которое подают на первый ЦАП 8.2.1. Преобразованное в первом ЦАП 8.2.1 в аналоговый вид напряжение усиливают до необходимого уровня в первом усилителе 8.3.1, подают его на второй вход второго электронного ключа 3.2, и открывают его. Также в устройстве управления 8.1 в тот же момент времени формируют в цифровом виде напряжение соответствующего уровня, и подают его на второй ЦАП 8.2.2. Преобразованное во втором ЦАП 8.2.2 в аналоговый вид через второй усилитель 8.3.2, напряжение подают на второй вход третьего электронного ключа 3.3 и, тем самым, закрывают его.

Значения временного интервала t3 определяют на этапе разработки экспериментальным путем или методом математического моделирования.

При этом считается, что интервал времени τ, необходимый для вычисления значения, которое напряжение ошибки примет в следующий момент времени с наибольшей вероятностью, значительно меньше интервалов времени t2 и t3, поскольку при использовании N градаций напряжения ошибки для этого потребуется 2N элементарных операций, что при тактовой частоте 10-9 Гц составит доли микросекунд.

Таким образом, при условии, что длительность интервала времени t2, соизмерима с временем работы в режиме слежения за фазой t3, время синхронизации сокращается практически вдвое.

АЦП 9, АЦП 8.1 могут быть выполнены, например, на микросхеме AD7495BR фирмы Analog Devices.

Вычислительное устройство 10, устройство управления 7.1, вычислительное устройство 8.2 могут быть выполнены, например, на микросхеме TMS320VC5416 фирмы Texas Instruments.

ЦАП 11, ЦАП 7.2.1 ЦАП 7.2.2, ЦАП 8.3 могут быть выполнены, например, на микросхеме AD9957BSVZ фирмы Analog Devices.

Устройство адаптивной синхронизации символов, содержащее последовательно соединенные приемник, демодулятор, фазовый дискриминатор и интегратор; последовательно соединенные преобразователь напряжения и генератор тактовых импульсов (ГТИ), второй выход которого соединен со вторым входом фазового дискриминатора, при этом вход приемника является входом устройства, отличающееся тем, что введены первый, второй и третий электронные ключи, блок формирования управляющих напряжений, выполненный с возможностью формирования импульсов напряжения установленного уровня и длительности, а также последовательно соединенные аналого-цифровой преобразователь, вычислительное устройство, цифроаналоговый преобразователь, усилитель, выход которого соединен с первым входом третьего электронного ключа; первый вход первого электронного ключа соединен с выходом демодулятора, его второй вход соединен с выходом ГТИ, выход первого электронного ключа является выходом устройства; вход второго электронного ключа соединен с выходом интегратора, выходы второго и третьего электронных ключей соединены с входом преобразователя напряжения, выполненного с возможностью преобразования входного напряжения в соответствии с заданной функциональной зависимостью; второй выход вычислительного устройства соединен с входом блока формирования управляющих напряжений, первый выход которого соединен со вторым входом второго электронного ключа, второй выход блока формирования управляющих напряжений соединен со вторым входом третьего электронного ключа, кроме того, вычислительное устройство выполнено с возможностью осуществления расчета условных плотностей распределения вероятности и значения напряжения, которое оно примет в следующий момент времени с наибольшей вероятностью.