Измерительный генератор парных импульсов

Изобретение относится к технике генерирования электрических импульсов. Техническим результатом является расширение функциональных возможностей за счет генерирования пары импульсов регулируемой частоты с программируемой задержкой между ними. Измерительный генератор парных импульсов содержит сумматор, один вход которого является входом управления частотой генерирования импульсов, а второй вход связан с выходом регистра, у которого информационный вход подключен к выходу сумматора, а тактовый вход - к выходу опорного генератора, дополнительно введены компаратор и два триггера задержки. При этом первый триггер задержки присоединен своим информационным входом к выходу переноса сумматора, входом синхронизации к выходу опорного генератора, а выходом - к информационному входу второго триггера задержки. Второй триггер задержки своим входом синхронизации подключен к выходу компаратора, один из входов которого подключен к выходу регистра, а второй вход служит входом управления задержкой между генерируемыми импульсами. Выходами генератора служат выходы соответственно первого и второго триггеров задержки. 2 ил.

 

Область техники, к которой относится изобретение

Настоящее изобретение относится к технике генерирования электрических колебаний, а именно к измерительным генераторам парных импульсов с программируемой задержкой между ними.

Уровень техники

Генераторы парных импульсов, разделенных регулируемым интервалом времени, находят применение в измерительной технике, системах передачи информации, устройствах управления вращающимися трансформаторами, системах квадратурной обработки сигналов. Схемотехника таких генераторов сочетает аналоговые и цифровые способы обработки сигналов.

Известен аналоговый генератор парных импульсов по авторскому свидетельству СССР № 1072258, МПК Н03К 5/22, содержащий расширитель длительности импульса, усилители, резисторы и выходной блок, способный пропорционально изменять длительности генерируемых импульсов и интервал времени между ними. Однако ввиду аналогового исполнения данный аналог не обладает стабильностью частоты генерируемых импульсов и не допускает цифрового управления временем задержки между ними.

Аналогом настоящего изобретения является генератор парных импульсов с цифровым формированием фазового сдвига по авторскому свидетельству СССР № 526062, МПК Н03К 3/78, построенный на основе системы фазовой автоподстройки частоты, дополненной несколькими счетчиками импульсов, триггерами, элементом задержки и схемой сравнения кодов. Этот аналог обладает повышенной надежностью и точностью, однако имеет большое время установления рабочего режима ввиду переходного процесса, возникающего в процессе перестройки частоты. Известен также генератор парных импульсов, предложенный в авторском свидетельстве 1812623, МПК Н03К 5/13, построенный полностью на цифровой элементной базе, включающей счетчик импульсов, триггер, логические вентили и аналого-цифровой преобразователь. Благодаря этому устройство имеет повышенную надежность и стабильность генерируемых импульсов. Принцип действия этого устройства основан на пересчете опорных импульсов, ввиду чего шаг перестройки временных параметров равен периоду опорной частоты. Кроме того, парные импульсы выводятся на общий выход. Указанные особенности устройства ограничивают его функциональные возможности при использовании генератора в измерительной технике. Известен также цифровой синтезатор многофазных сигналов по патенту РФ 2423782, МПК Н03L 27/00, использующий метод прямого цифрового синтеза, который обеспечивает высокую точность установки частоты. Устройство содержит последовательно соединенные первый регистр памяти, первый цифровой накопитель, второй цифровой накопитель, первый преобразователь кодов, первый цифроаналоговый преобразователь, первый фильтр низких частот; последовательно соединенные второй регистр памяти и делитель частоты с переменным коэффициентом деления; последовательно соединенные генератор тактовых импульсов и блок задержки; последовательно соединенные первый инвертор, второй цифроаналоговый преобразователь, второй фильтр низких частот; причем выход делителя частоты с переменным коэффициентом деления подключен к входу первого цифрового накопителя, выходы блока задержки подсоединены к тактовому входу делителя частоты с переменным коэффициентом деления, к тактовому входу первого и к тактовому входу второго цифровых накопителей, к тактовому входу первого и к тактовому входу второго цифроаналоговых преобразователей; старший разряд второго цифрового накопителя подключен к входу управления инверсией первого преобразователя кодов, при этом с выхода первого преобразователя кодов сигналы старших разрядов через инвертор поступают на информационные входы второго цифроаналогового преобразователя; первым и вторым входами цифрового синтезатора многофазных сигналов являются входы первого и второго регистров памяти, а первым и вторым выходами цифрового синтезатора многофазных сигналов - выходы первого и второго фильтров низких частот. Для расширения функциональных возможностей устройства в него введены дополнительно последовательно соединенные третий регистр памяти, сумматор, второй преобразователь кодов, третий цифроаналоговый преобразователь, третий фильтр низких частот; последовательно соединенные второй инвертор, четвертый цифроаналоговый преобразователь, четвертый фильтр низких частот; кроме того, выход второго цифрового накопителя подключен к входу сумматора, а старший разряд сумматора подключен к входу управления инверсией второго преобразователя кодов; выход второго преобразователя кодов подключен к входу второго инвертора, выходы блока задержки подсоединены к тактовому входу третьего и тактовому входу четвертого цифроаналоговых преобразователей, причем вход третьего регистра памяти является третьим входом цифрового синтезатора многофазных сигналов, а третьим и четвертым выходами цифрового синтезатора многофазных сигналов являются выходы третьего и четвертого фильтров низких частот.

Недостатком данного аналога является его сложность и отсутствие возможности регулировать время задержки между генерируемыми сигналами.

Наиболее близкой по технической сущности к предполагаемому изобретению является базовая схема прямого цифрового синтезатора частоты, представленная в многочисленных публикациях, в частности, приведенная на рисунке 4 в статье Л. Ридико «DDS: прямой цифровой синтез частоты (Компоненты и технологии. - 2001, № 7, см. также электронный ресурс URL: http://ra3ggi.qrz.ru/UZLY/dds.htm). Устройство-прототип содержит последовательно соединенные многоразрядный сумматор, регистр хранения, постоянное запоминающее устройство, цифро-аналоговый преобразователь и фильтр нижних частот, выход которого является выходом сигнала, причем цифровой выход регистра хранения, у которого тактовый вход соединен с выходом тактового генератора, подключен к цифровому входу первого слагаемого многоразрядного сумматора, второй цифровой вход которого является входом кода управления частотой сигналов. Многоразрядный сумматор с обратной связью по первому цифровому входу через регистр хранения образует накапливающий сумматор (аккумулятор). Данное устройство отличается высокой точностью и быстродействием при установлении частоты, и благодаря возможности программирования постоянного запоминающего устройства способно генерировать сигналы произвольной формы. В ряде измерительных задач достаточно генерировать импульсы прямоугольной формы.

Устройство-прототип имеет единственный выход сигнала и не способно генерировать пару импульсов, смещенных друг относительно другу на заданный интервал времени. Это является его недостатком.

Раскрытие сущности изобретения

Целью настоящего изобретения является расширение функциональных возможностей путем генерирования двух прямоугольных импульсов на отдельных выходах с частотой и временем задержки между ними, регулируемыми цифровым способом. Указанная цель достигается введением в устройство, содержащее сумматор, один вход которого является входом управления частотой генерирования импульсов, а второй вход связан с выходом регистра, у которого информационный вход подключен к выходу сумматора, а тактовый вход - к выходу опорного генератора, дополнительно введены компаратор и два триггера задержки. При этом первый триггер задержки присоединен своим информационным входом к выходу переноса сумматора, входом синхронизации к выходу опорного генератора, а выходом - к информационному входу второго триггера задержки. Второй триггер задержки своим входом синхронизации подключен к выходу компаратора, один из входов которого подключен к выходу регистра, а второй вход служит входом управления задержкой между генерируемыми импульсами. Выходами генератора служат выходы соответственно первого и второго триггеров задержки.

По существу, из устройства-прототипа заимствована его базовая часть - аккумулятор, отвечающий за перестройку частоты генерируемых импульсов, и добавлены цифровые узлы, обеспечивающие генерирование второго выходного импульса с программируемой задержкой относительно первого выходного импульса. Краткое описание чертежей

На фиг. 1 представлена функциональная электрическая схема измерительного генератора парных импульсов в соответствии с настоящим изобретением.

На фиг. 2 изображены временные диаграммы сигналов в характерных узлах измерительного генератора парных импульсов.

Осуществление изобретения

Изображенная на фиг. 1 функциональная схема измерительного генератора парных импульсов состоит из сумматора 1, один вход которого 2 служит входом цифрового кода, задающего частоту генерируемых импульсов, другой вход соединен с выходом регистра 3, информационным входом связанного с выходом сумматора 1, а тактовым входом - с выходом опорного генератора 4. Благодаря обратной связи сумматора 1 через регистр 3 они вместе образуют цифровой аккумулятор. Схема содержит соединенный одним входом с выходом регистра 3 компаратор 5, другой вход которого служит входом 6 управления задержкой между генерируемыми импульсами, а также первый 7 и второй 8 триггеры задержки D-типа и выходные зажимы 9 и 10. Первый триггер 7 задержки своим информационным входом подключен к выходу переноса сумматора 1, входом синхронизации к выходу опорного генератора 4, а выходом - к информационному входу второго триггера 8 задержки и первому выходному зажиму 9. Вход синхронизации второго триггера 8 задержки соединен с выходом компаратора, а его выход - ко второму выходному зажиму 10. Сумматор 1, регистр 3 и компаратор 5 являются n-разрядными цифровыми узлами.

На временных диаграммах сигналов (фиг. 2), иллюстрирующих работу устройства, отдельные диаграммы для удобства описания обозначены цифрами, соответствующими выходам одноименных узлов схемы фиг. 1. С каждым тактом, задаваемым опорным генератором 4, выходное состояние аккумулятора (регистра 3) получает приращение, задаваемое кодом D_F на входе 2 сумматора 1. В результате выходное двоичное число N на выходе регистра 3 монотонно увеличивается ступеньками высотой D_F, на выходе переноса сумматора 1 периодически в моменты переполнения аккумулятора (превышения значения N_max = 2ⁿ) вырабатываются сигналы, частота которых составляет

,

где n - разрядность сумматора и регистра хранения, - частота импульсов опорного генератора 6, - код управления частотой на входе 2. По фронтам сигнала переноса на соответствующем выходе сумматора 1 очередной импульс опорного генератора 4 взводит первый триггер 7 задержки, на выходе которого и, следовательно, на первом выходе 9 генератора формируются прямоугольные импульсы, следующие со скважностью, равной двум. Компаратор 5 непрерывно сравнивает число N, поступающее с выхода регистра 3, с числом , определяющим время задержки между выходными импульсами. В момент, когда выходное состояние N на выходе регистра 3 превысит значение , компаратор 5 вырабатывает импульс, синхронизирующий второй триггер 8 задержки, который передает на второй выходной зажим 10 задержанное логическое состояние первого выхода 9. Поскольку модуль счета аккумулятора составляет , то значение управляющего кода может располагаться в пределах , а время задержки (см. фиг. 2) определяется количеством отсчитанных периодов опорного генератора

.

Таким образом, предлагаемое устройство генерирует пару импульсов прямоугольной формы с частотой, регулируемой в широких пределах с высоким разрешением, свойственным прямому цифровому синтезу. Смещение во времени между импульсами на паре выходов можно регулировать в пределах полупериода, изменяя цифровой код задержки D_Ф. По сравнению с прототипом это означает расширение функциональных возможностей устройства.

Измерительный генератор парных импульсов, содержащий сумматор, один вход которого является входом управления частотой генерирования импульсов, а второй вход связан с выходом регистра, у которого информационный вход подключен к выходу сумматора, а тактовый вход - к выходу опорного генератора, отличающийся тем, что в него дополнительно введены компаратор и два триггера задержки, при этом первый триггер задержки присоединен своим информационным входом к выходу переноса сумматора, входом синхронизации к выходу опорного генератора, а выходом, служащим первым выходом генератора, к информационному входу второго триггера задержки, второй триггер задержки, выход которого служит вторым выходом генератора, своим входом синхронизации подключен к выходу компаратора, один из входов которого подключен к выходу регистра, а второй вход служит входом управления задержкой между генерируемыми импульсами.