Устройство для выделения синхронизирующих и информационных сигналов

 

О П И-С, А H- И - Е

ИЗ ОБРЕ ТЕ Н И Я

2 3280

Сова Советских

Социалистических

Республик

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства №вЂ”

Заявлено 23.11.1968 (№ 1220972/26-9) с присоединением заявки №

Приоритет

Опубликовано 06.Х.1970. Бюллетень № 31

Дата опубликования описания 23.ХП.1970

Кл. 21а1, 13/04

МПК Н 04/ 7/04

УДК 621.394.662.2 (088,8) Комитет со делам иаобретений и открытий орн Совете Министров

СССР

Автор изобретения

Л. Д. Кислюк

Заявитель

УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ СИНХРОНИЗИРУЮЩИХ

И ИНФОРМАЦИОННЫХ СИГНАЛОВ

Изобретение касается вопросов повышения помехоустойчивости и точности выделения сигналов синхронизации и может быть использовано в радиолиниях передачи дискретной информации, реализующих прием в целом указанных сигналов с помощью согласованного фильтра.

Известны устройства синхронизации, содержащие анализирующий блок, генератор тактовых импульсов, распределительный узел, схемы совпадения и запрета. В известных устройствах меняющаяся от сеанса к сеансу связи мощность сигнала сильно влияет на помехоустойчивость приема сигнала синхронизации.

С целью повышения помехоустойчивости выделения сигнала синхронизации, в предлагаемом устройстве автоматически устанавливается величина порогового напряжения в определенный момент времени по величине сигнала в предыдущий момент времени, чем обеспечивается достоверное выделение синхроимпульса на фоне помех, не превышающих уровень полезного сигнала.

Для устранения появляющегося при этом влияния ложных синхроимпульсов на прием истинного синхроимпульса введена задержка выходного сигнала с блока анализа.

Это позволяет получить выигрыш по мощности сигнала и уменьшить в два раза влияние

pc на помехоустойчивость боковых выбросов корреляционной функции.

На чертеже показано предложенное устройство.

Устройство содержит согласованный фильтр

1 с преобразователем 2 аналогового сигнала в цифровую форму, генератор 8 управляющих импульсов с формирователем 4 импульl0 сов квантования, формирователь 5 стробнрующих импульсов, блок б регистрации информационных импульсов, блок 7 накопления информационных импульсов, селектор 8 временных интервалов, блок анализа 9 (блок поlS мехоустойчивости выделения синхроимпульса) .

В блок анализа 9 входят управляющие триггеры 10 и 11, схемы совпадения 12 и И, регистр памяти 14, ключи 15 и 1б и схема объединения 17.

20 Устройство имеет ввод 18 для сигнала синхронизации и ввод 19 для информационного сигнала. Ввод 18 подключен к фильтру 1, на выходе которого образуется корреляционная функция сигнала синхронизации.

25 Выход блока подключен к преобразователю 2, в котором величина входного сигнала в текущий момент квантования преобразуется в двоичное число Nm. Моменты квантования задаются последовательностью импульсов, пода3р ваемой на преобразователь 2 с выхода формп283280

"К тельностью т„= —

1О рователя 4 импульсов квантования с периодом повторения т„ .

Величина т, определяется условием -.„ — д, где т„ †длительнос элементарного символа информационного сигнала;

q — допустимая ошибка синхронизации в долях от т„.

Кроме того, с целью упрощения аппаратуры

М= —" — целое число. Для обеспечения ошибки квантования по амплитуде порядка 3% и динамического диапазона по величине принимаемого сигнала порядка 30 раз двоичное число на выходе преобразователя 2 состоит из 10 элементарных двоичных посылок, каждая длиНеобходимая для формирования указанных двоичных чисел опорная импульсная последовательность с периодом т„ подается на преобразователь 2 с выхода генератора 8 управляющих импульсов. Сигнал с генератора 8 поступает также на формирователь 4, представляющий собой счетчик на 10. В блоке анализа 9 двоичное число N с выхода преобразователя

2 сравнивается с числом У„находящимся в регистре 14. Если N (У„, то число хранящееся в памяти, не меняется, а на выходе блока 9 сигнал отсутствует. Если Nm ) N„, то в память регистра 14 вместо У„записывается число N и на выходе блока 9 появляется импульс, который проходит на формирователь 5 стробирующих импульсов и селекторов 8 временных интервалов для установки их в нулевое состояние.

Формирователь 5 и селектор 8 последовательно подключены к выходу формирователя и представляют собой двоичные счетчики на

М и N раз соответственно, где N — число символов в информационном сигнале. Пусть в некоторый момент to двоичное число N, на выходе преобразователя 2 превысило число, хранящееся в памяти блока анализа. Тогда на выходе блока 9 появляется импульс, который сбрасывает на нуль формирователь 5 и селектор 8. Пусть после момента to в течение времени Т величина Nm

Одновременно на блок б регистрации информационных символов поступают сигнал с ввода 19 устройства и стробирующие импульсы с формирователя 5, При приеме символа «1 на выходе блока б появляется импульс, а при приеме символа «О» импульс отсутствует. Сигналы с блока б поступают на блок 7, на который одновременно подаются стробирующие импульсы для управления его работой. Ем5

1О

15 го

25 зо

4 кость блока накопления не менее числа N, а сигналы с его выхода поступают на оконечную аппаратуру для дальнейшей обработки.

Память блока анализа представляет соб @ регистр 14 на 10 разрядов. Сравнение выполняется последовательно, начиная с высшего разряда. Преобразователь 2 (и регистр 14) имеет выход 21 (22) прямого 28 (24) обратного кода. Для продвижения информации в регистре 14 на него подаются управляющие импульсы с генератора 8. Выход 21 (22) подан на вход ключа 15 (lб), а выход 28 (24)— на схему совпадения 12 (И). Ключи 15, lб и схемы совпадения 12, 18 представляют собой схемы совпадения на два входа (схема «И»).

Выход узла 12 (18) подключен ко входу триггера управления 10 (11) так, что появление на нем «1» устанавливает триггер в состояние, при котором на его выходе, поданном на ключ

15 (lб), появляется «О». Выходы ключей 15 и

lб через схему объединения 17 (схему «ИЛИ») подсоединены ко входу регистра 14. Перед началом сравнения импульс с формирователя 5 устанавливает триггеры 10 и 11 в исходное состояние, когда на их выходах появляется «1».

Блок анализа работает в трех режимах, 1. Сравниваемые символы (а также все предыдущие, соответствующие более высоким разрядам) чисел Nm и У„одинаковы. При этом на схему совпадения 12 (И) поступает

«О» с преобразователя (регистра памяти) или с выхода ключа lб (15), поэтому триггеры 10 (11) остаются в исходном состоянии и на вход регистра 14 записывается символ, снимаемый с его выхода.

Блок 9 находится в первом режиме перед началом сравнения чисел и может перейти из него во второй или третий режим.

2. Число 1Ч„)У. Тогда имеется один такой j-й разряд, на котором в числе Л „находится символ «1», а в числе Nm — символ «О», а все более высокие 1, ..., 1 — 1 разряды этих чисел одинаковы (в частности, может быть, что

j=1). Тогда при сравнении j-х разрядов на выходе 21 (22) появится «О» («1»), следовательно, на выходе ключа 15, а значит и схемы 18 — «О». Поэтому триггер 11 не изменяют своего состояния, и на выходе ключа lб, а значит и схемы 17 появляется «1». Но на обоих входах схемы 12 возникнет «1», а сигнал с его выхода переводит триггер 10 в новое состояние, и на ключ 15 поступает уровень «О».

В дальнейшем при обработке рассматриваемого числа первый ключ остается разомкнутым, на схему 18 с ключа 15 поступает уровень «О», и триггер 11 остается в исходном состоянии, а в регистре памяти оказывается переписанным число N„.

3. Число У„)М. Тогда имеется один гакой j-й разряд, на котором в числе N íàходится символ «1», а в числе N„— символ «0», а все более высокие 1, ..., 1 — 1 разряды эчих чисел одинаковы. Тогда при сравнении j-х разрядов на выходе 21 (22) появится «1» («О»), 283280

Предмет изобретения

1

1

1 !

1

1

1

1

Оьиас а,чфоз яс " сннаао

Составитель М. Йорфирова

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор О. С. Зайцева

Заказ 3608!3 Тираж 480 Подписное

Ц1-1ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 и, следовательно, на выходе ключа 1о, а значит и схемы 12 — уровень «0». Поэтому триггер 10 не изменит своего состояния, и на выходе ключа 15, а значит и схемы 1/ появится

«1». Но на обоих входах схемы И возникает уровень «!::, сигнал с его выхода приводит триггер 11 в новое состояние, и на ключ 16 поступает уровень «0». В дальнейшем при обработкс рассматриваемого числа ключ 16 остается разомкнутым, на схему 12 с ключа 16 поступает уровень «0», триггер 10 остается з исходном состоянии, и в регистре памяти оказывается записанным число N. В момент изменения состояния триггера 11 импульс с его выхода является сигналом, подаваемым с блока 9 на формирователь 5 и селектор 8.

Для того чтобы величина предыдущего сигнала синхронизации не влияла на прием последующего, импульс с выхода селектора 8 подается на регистр памяти для стирания имсчощейся в нем информации.

Устройство для выделения синхронизирующих и информационных сигналов, содержащее согласованный фильтр с преобразователем, генератор управляющих импульсов с формирователем импульсов квантования, формирователь стробирующих импульсов, блоки регистрацпп и накопления информационных симво10 лов, блок анализа, отличающееся тем, что, с целью повышения помехоустойчивости выделения синхроимпульса при одновременном расширении динамического диапазона принимаемого сигнала путем анализа сшнала с соглаl5 сованного фильтра за определенный промежуток времени, в блоке анализа между его входом и выходом регистра памяти дополнительно

ВКЛ|О1Е11 .". Л СМЕНЫ ВЕЛИЧИНЫ ПОРОГОВОГО ЧИСла, хранящегося в регистре памяти, подклю20 ченный своим выходом ко входу записи регистра памяти, а выход блока анализа подсоеди нен через дополнительно введенный счетчик селектора временных интервалов к выходу синхросигналов устройства и ко входу сброса

25 регистра памяти.