Распределитель импульсов

 

ОП И САНИ

ИЗОБРЕТЕНИ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 09 1Х.1968 (№ 1267667/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 12.!!.1971. Бюллетень № 8

Дата опубликования описания 8.1Ъ .1971

Иомитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

Д, В. Анисимов

Новосибирский авиационный завод им. В. П. Чкалова

Заявитель

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к области импульсной техники и может быть применено в системах программного управления для распределения импульсных сигналов последовательно во времени, для осуществления каскадной задержки импульсов или для умножения частоты следования импульсов.

Известны распределители импульсов, построенные по принципу каскадного соединения кипп-реле, охваченных положительной обратной связью, что при большом числе каскадов приводит к снижению помехоустойчивости устройства и ухудшению его надежности.

Целью изобретения является упрощение распределителя импульсов, увеличение его помехоустойчивости и надежности. Это достигается тем, что каскадно соединенные элементы задержки, выполненные на транзисторах, охвачены общей положительной обратной связью с помощью двухстабильного триггера, который управляет входом первого элемента задержки при поступлении импульса и возвращается в исходное состояние после прохождения импульсного сигнала через все элементы задержки.

На чертеже показана принципиальная схема предложенного распределителя импульсов.

Распределитель содержит триггер 1, элементы задержки 2т, 2», 2»т,,2„и выходы

А, 8», 3»т, ", 8л.

На вход 4 триггера 1 подается входной импульс положительной полярности. Выход 5 триггера подключен к хронирующей цепи, состоящей из конденсатора бт и резистора 7т первого элемента задержки 2>.

Элементы задержки 2т, 2», 2»т,,2„вы10 полнены на транзисторах и соединены каскадно через соответствующие врем язадающие копденсаторы 6», 6«>,, 6 и резисторы

7» 7т» . 7п

Выход последнего элемента задержки 2„

15 связан с входом 8 триггера 1. Выходные сигналы могут быть сняты раздельно через диоды 8>, 3», 3»>,, 8 или объединены через диодную сборку. В этом случае с выхода распределителя будет сниматься сигнал, умно20 женный в п раз.

Первоначально триггер устанавливается в исходное состояние путем подачи положительного импульса на вход 8. При этом на

25 выходе 5 триггера появляется сигнал, заряжающий конденсатор 6> почти до напряжения источника питания. Остальные конденсаторы 6», б»,, 6 разряжены, так как протекающий через резисторы 7>, 7», 7„ток

30 обеспечивает достаточное насыщение транзи296258

Предмет изобретения П

"Ч

Составитель Г. Челей

Редактор М. В. Макарова Текред Т. П. Курилко Корректор О. М. Ковалева

Заказ 794/6 Изд. № 369 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская паб., д, 4/5

Типография, пр. Сапунова, 2 сторов каскадно соединенных элементов задержки 2т, 2», 2»т,, 2„.

На выходах 8г, 8»,, 8„сигналы отсутствуют. Положительный импульс, поступающий на вход 4, переводит триггер 1 в состояние, когда сигнал на его выходе 5 равен нулю. При этом конденсатор 6< перезаряжается через резистор 7т и удерживает элемент задержки 2т в состоянии отсечки до сравнения напряжения на конденсаторе 6> с нулевым уровнем па входе элемента задержки 2т. При закрывании элемента задержки

2< происходит заряд конденсатора 6» до выходного сигнала элемента задержки 2<, при открывании его — последующий разряд и т. д.

Таким образом, импульсный сигнал распространяется последовательно по элементам задержки 2, появляясь вначале на выходе 8, затем на выходе 8» и, наконец, на выходе

8, откуда он также подается на вход 8 триггера, заставляя последний принять исходное состояние перед приходом следующего импульса. Таким образом, триггер выполняет роль элемента положительной обратной связи и позволяет вместо и схем с обратной связью использовать и элементов задержки 2,, ..., 2n, 4 охваченных элементом общей обратной связи. Для нормальной работы распределителя период следования импульсов должен выбираться из условия:

5 где Т вЂ” период следования входных импульсов; т, — время задержки i-го элемента за10 держки; и — число выходов.

При каждом входном импульсе с выхода 9 снимается серия импульсов, состоящая из и импульсов.

Распределитель импульсов, построенный на каскадно соединенных элементах задержки, 20 выполненных на транзисторах, отличающийся тем, что, с целью повышения помехоустойчивости, между источником входных импульсов и входом первого элемента задержки включен триггер, один из входов которого

25 соединен с выходом последнего элемента задержки.