Устройство для выборки команд мультипроцессорной системывсесоюзная

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

30l705

Союа Советски»

Социалистические

Республик

Зависимое от авт, свидетельства №

Заявлено 12.VI.1969 (№ 1336723/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.IV.1971. Бюллетень ¹ 14

Дата опубликования описания 18Л 1.1971

ИПК G 06f 15!16

Комитет по делам иаосретений и открытий ори Совете Министров

СССР

УДК 682.32(088.8) Авторы изобретения М. А. Алексеевский, М. П. Гальперин, А. П. Иванов и И. 3. Коминаров

Заявитель

ВСЕСОЮЗНАЯ

ПЕЙ И-7Б -",ГХ".ttA

БИБЛИОТЕКА

УСТРОЙСТВО ДЛЯ ВЫБОРКИ КОМАНД

МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ

Предлагаемое устройство предназначено для использования в цифровых асинхронных вычислительных си темах с несколькими процессор а ми.

Известны вычислительные системы, в которых каждая элементарная машина имеет доступ к собственным блокам памяти.

Недостатком устройства выборки команд для такой системы является невозможность использования поля команд одного блока памяти несколькими процессорами.

Цель изобретения — построить устройство для выборки команд мультипроцессорной системы, позволяющее осуществлять независимую многократную выборку любой команды на любом из функционирующих процессоров.

Предлагаемое устройство отличается от известных тем, что в нем выход генератора через схему «И» соединен со входом счетчика, выход которого через дешифратор соединен с первым входом схемы сравнения, входами коммутатора счетчиков команд, коммутатора регистров команд, коммутатора сброса, вторые входы коммутатора счетчиков команд соединены с выходами счетчиков команд процессоров, а его выход связан со входом блока памяти, выход которого соединен со вторым входом коммутатора регистров команд, выход которого подключен ко входам регистров команд процессоров. Выход коммутатора сброса связан со входом регистра заявок, один из выходов которого подключен ко второму входу схемы сравнения, а другой выходрегистра заявок через схему «ИЛИ» соединен со вторым входом схемы «И». Выход схемы сравнения подключен к первому входу триггера, выход которого соединен с третьим входом схемы совпадения, а ко второму входу триггера подключен выход логической схемы

10 «ИЛИ».

На чертеже представлена блок-схема устройства для выборки команд.

В процессе функционирования вычислительной системы процессоры направляют за15 просы ат — а в соответствующие разряды регистра заявок 1 для выборки следующей команды. Количество разрядов регистра заявок равно числу процессоров. Наличие запросов ат — а на входе регистра заявок 1 сигна20 лизирует о конце ранее проводимой операции на соответствующем процессоре.

При наличии хотя бы одного запроса в регистре заявок 1 сигнал с его выхода через сборку 2, осуществляющую логическую опера25 цию «ИЛИ», поступает на вход схемы совпадения 8, которая в открытом состоянии пропускает последовательность сигналов с генератора 4 в счетчик 5.

Дешифратор б, поразрядная схема сравне30 ния 7 и триггер 8 позволяют определить но301705 мер процессора, на котором закончилась предыдущая операция.

Триггер 8 сигналом со схемы сравнения 7 устанавливается в положение «О», закрывая схему совпадения 8, тем самым зафиксировав в счетчике 5 номер процессора, пославшего запрос в регистр заявок 1. Одновременно со схемы сравнения 7 снимается сигнал обращения 8 к одному из блоков памяти 9.

В положении «1» триггер 8 может быть возвращен через схему «ИЛИ» 10 либо импульсом начального сброса С, либо ответа d из блока памяти 9, сигнализирующим об окончании выборки команд из него.

Одновременно дешифратор 6 управляет коммутатором 11 счетчиков команд, коммутатором 12 регистров команд и коммутатором

18 сброса.

Коммутаторы 11 и 12 подключают к блоку памяти 9 счетчик команд и регистр команд процессора, выбранного счетчиком 5 в соответствии с заявкой.

Устройство содержит счетчик команд первого процессора 14, счетчик команд т-го процессора 15, регистр команд первого процессора 16 и регистр команд m-го процессора 17.

Коммутатор 18 устанавливает в исходное состояние разряд регистра заявок 1 с помощью сигнала ответа d из блока памяти 9 после обслуживания заявки.

Одновременно с выхода коммутатора 18 снимается сигнал в кольцо соответствующего процессора 1 — l, обеспечивающий выполнение выбранной команды.

Предлагаемое устройство позволяет производить выборку команд как последовательно по процессорам, не отдавая предпочтения ни одному из них (при этом производится только начальный сброс счетчика 5), так и приоритетное обслуживание процессоров со сбросом счетчика 5 после каждого цикла обслуживания в положение, соответствующее наибо5 лее приоритетному процессору.

Предмет изобретения

Устройство для выборки команд мультипро10 цессорной системы, содержащее блок памяти, генератор, счетчики, коммутаторы, генераторы, дешифратор, регистр заявок, схему сравнения, тритгер, лопические элементы «И» и

«ИЛИ», отличающееся тем, что, с целью обес15 печения независимой многократной выборки команд блока, памяти на любом из функции онирующих процессоров, в нем выход генератора через схему «И» соединен со входом счетчика, выход которого через дешифратор сое20 динен ic .первым входом схемы сравнения, входами коммутатора счетчииов команд, коммутатора регистров команд, коммутатора сброса, вторые входы коммутатора счетчиков команд соединены с выходами счетчиков

25 команд процессоров, а его выход связан со входом блока;памяти, выход которого соединен со вторым входом коммутатора регистра в команд, выход которого подключен ко входам регистров команд процессоров,,выход комму30 татора сброса связан со входом регистра заявок, один из выходов которого .подключен ко второму входу схемы сравнения, а другой выход .регистра заявок через icxevry «ИЛИ» соединен со вторым входом,схемы «И», выход

35 схемы сравнения подключен к .первому входу триггера,,выход кото рого соединен с третьим

;входом;схемы совпадения, а ко второму входу триггера подключен выход логической схемы

«ИЛИ».

301705

Составитель Е, И. Иванеева

Редактор E. В. Семанова Техред Л. Я. Левина Корректор Н. Рождественская

Заказ 1731/19 Изд. № 637 Тираж 473 Подписное

1 11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2